Параметры логических элементов.

1. Функциональные возможности логического элемента.

      Они определяются коэффициентом разветвления по выходу «n» и коэффициентов объединения по входу «m».

  Коэффициент разветвления «n» показывает количество входов аналогичных элементов, которое может быть подключено к выходу нашего логического элемента.

  Коэффициент объединения «m» показывает количество входов нашего логического элемента.

  Для большинства типов интегральных микросхем n=4…10. Для увеличения нагрузочной способности к выходу логического элемента подключают буферный усилитель, позволяющий получить n=20…50.

  Количество входов m=2…6. С целью увеличения коэффициента m применяют схему логического расширителя, позволяющую увеличить m до 10 и более.

2. Быстродействие – характеризует время реакции логического элемента на изменение сигналов на входах.

  По быстродействию логические элементы подразделяются на сверхбыстродействующие t₃<0,01 мкс, быстродействующие 0,01< t₃<0,03 мкс, среднего быстродействия 0,03<t₃<0,3 мкс, низкого быстродействия t₃>0,3 мкс.

3. Потребляемая мощность от источника питания. В зависимости от серии, мощность, потребляемая логической микросхемой, составляет 250 мВт – 1мкВт. Потребляемая мощность связана с быстродействием микросхем. В частности, микросхемы, потребляющие большую мощность, обладают высоким быстродействием.

4. Помехоустойчивость– характеризует меру невосприимчивости логических элементов к изменению своих состояний под воздействием напряжения помех. Помехи бывают статические (длительные) и импульсные (кратковременные).

Логические элементы на полевых транзисторах.

  Из полевых транзисторов наибольшее применение при создании логических элементов получили МДП-транзисторы с индуцированным затвором. Это объясняется одинаковой полярностью напряжения, требуемых для управления и питания транзисторов и, следовательно, простым решением задачи последовательного соединения элементов на их основе.

  Логические элементы на МДП-транзисторах обладают следующими преимуществами по сравнению с логическими элементами на биполярных транзисторах:

1. Высокая нагрузочная способность n=10…20

2. Технология получения МДП-транзистора проще, чем биполярного

3. В кристалле полупроводника МДП-транзистор занимает меньше места, чем биполярный. Поэтому МДП-транзисторы позволяют создавать микросхемы с высокой степенью интеграции для решения более сложных функциональных задач.

4. Возможность создания элементов с низкой (менее 1 мкВт) потребляемой мощностью.

  Недостатком микросхем на МДП транзисторах является их меньшее быстродействие по сравнению с биполярными.

Логический элемент НЕ.

                                                     рисунок 8.9

  Схема выполнена на МДП-транзисторе р-типа (рисунок 8.9). Напряжение питания имеет отрицательную полярность, в связи с чем состоянию логической «1» (F=1) соответствует отрицательный потенциал выходной шины (отрицательная логика). Логическому «0» отвечает близкое к нулю выходное напряжение.

   В режиме логического «0» VTу закрыт, VТн – открыт, т.к. ,ток в цепи мал и определяется остаточным током закрытого транзистора Vту. Но, т.к. VТн открыт, то к транзистору Vту прикладывается напряжение близкое к –Е_с. При Х=1 открыты оба транзистора, но так как по технологии изготовления у транзистора VТн сопротивление делается больше, чем у транзистора Vту, то все падение напряжения прикладывается к транзистору VТн и F=0.

Логический элемент ИЛИ-НЕ.

                                               рисунок 8.10

  Логический элемент ИЛИ-НЕ на МДП-транзисторах получают заменой в элементе НЕ одного управляющего транзистора группой из нескольких управляющих транзисторов, включенных параллельно. Количество транзисторов зависит от количества входов элемента ИЛИ-НЕ (рисунок 8.10). Все транзисторы схемы создаются на общей полупроводниковой подложке с общим потенциалом. Общий вывод подложки объединяют с точкой «земля» схемы. При наличии логической «1» хотя бы на одном из входов схемы, один из управляющих транзисторов открыт и на выходе F=0. Если на всех входах логические «0», то управляющие транзисторы закрыты и F=1.

Логический элемент И-НЕ.

  Схема элемента И-НЕ на однотипных МДП-транзисторах (рисунок 8.11)содержит общий нагрузочный транзистор и группу последовательно включенных управляющих транзисторов. На выходе схемы F=0 только, если одновременно открыты все управляющие транзисторы, то есть на всех входах «1». В остальных случаях F=1.

                                                    рисунок 8.11