ЭЛЕМЕНТЫ ТЕОРИИ БУЛЕВЫХ ФУНКЦИЙ

Для описания работы ЦЭУ используется математический аппарат алгебры логики, разработку которого связывают с известным англий­ским математиком середины XIX в. Дж.Булем.

Функцией алгебры логики(булевой функцией) п-переменных называют функцию F(x_i), однозначно сопоставляющую каждому конкретному на­бору значений 0или 1 переменных (х_n-1,... Х₁,Х₀) одно из двух возможных значений 0 или 1 самой, функции. Каждый конкретный набор значений переменных x_i может рассматриваться в виде /^-битного двоичного кода, поэтому общее количество таких наборов т-2^п. В свою очередь, совокупность значений функции F(x_i),  также можно представить w-битным двоичным кодом, откуда заключаем, что общее число раз­личных булевых функций n-переменных равно 2^т.

В простейшем случае функция F(x_t) может быть задана словесным описанием. Например, функция  равна 1, если все три ее переменные или любая пара.из них равны 1, в противном случае  . По принципу работы некоторых цифровых электронных устройств отдельные конкретные наборы переменных могут быть исключены (запрещенные наборы), что трактуется как наличие факуль­тативных условий. Обычно на факультативных наборах булевую функцию доопределяют таким образом, чтобы получить наиболее простую ее запись.

Любая булева функция п переменных может быть полностью задана таблично, если перечислить все возможные наборы переменных х, и указать соответствующие им значения функции . Построенную таким образом таблицу называют таблицей истинности. Как правило, в таблице истинности наборы переменных располагаются £ по­рядке нарастания десятичного эквивалента их двоичного кода. В качестве примера на рис.6.1 представлена таблица истинности некоторых булевых функций трех переменных и в том числе функции , описанной выше словесно. Строго говоря, для полного определения булевой функ­ции не обязательно задавать ее значения на всех возможных наборах, достаточно перечислить номера наборов, на которых она обращается в нуль, или только наборов, на которых она равна 1. Например, в соответ­ствии с таблицей истинности на рис.6.1. имеем два варианта описания предыдущей функции:

                                     (6.2а)

или

 .                                                                (6.26)

№ набора
0	0	0	0	0	0	0	1	\
1	0	0	1	0	0	0	0	1
2	0	1	0	0	1	1	0	0
3	0	1	1	I	1	0	0	0
4	]	0	0	0	0	]	1	]
5	1	0	1	1	0	1	0	0
6	1	1	0	1	1	1	1	1
7	1	1	1	1	0	0	0	0

Рис.6.1. Таблица истинности некоторых булевых функций трех переменных

Конечно, из этих двух вариантов задания функции F( ) стремятся выбрать наиболее компактный, в котором перечислено меньшее количес­тво наборов переменных .

Задание булевых функций таблицей истинности не всегда удобно, так как при больших п она становится слишком громоздкой и трудно обозри­мой. В этом смысле наиболее привлекателен аналитический способ задания булевых функций в виде так называемых структур­ных формул, показывающих какие логические операции необходи­мо выполнить над входящими в них переменными х чтобы получить качения данной функции.

Для определения основных типов логических операций достаточно Рассмотреть булевы функции одной и двух переменных. При п=1 имеем всего 4 типа булевых функций, таблица истинности для которых приведена на рис.6.2. Заметим, что функция  принимает значение 0 незави­симо от значения аргумента  и называется генератором нуля. Аналогично.  независимо от  и называется генераторомединицы. Функция  повторяет значение аргумента  , что соответствует записи . Наконец, функция  принимает инверсные значения аргумента и определяет операцию инверсии (отрицания), которую обозначают чертой сверху аргумента . Операции повторения и инверсии выполняются простейшими цифровыми элементами — соответственно повторителем и инвертором, обозначения которых показаны на рис.6.3,а,б. Инверсия, наряду с други­ми элементарными логическими операциями широко используется для аналитической записи произвольных булевых функций.

№ набора
0	0	0	0	1	1
1	1	0	1	0	1

Рис.6.2 Таблица истинности совокуп­ности булевых функций одной пере­менной

Рис.6.3. Обозначения простейших логических элементов: а- повторитель ; б инвертор; в - элемент неравнозначности (сумматор по модулю 2); г - элемент И; д — элемент И—НЕ (Шеффера); е- элемент ИЛИ;ж - элемент ИЛИ НЕ (Пирса)

При п=2 получаем уже 16 различных булевых функций, таблица ис­тинности которых приведена на рис.6.4. Среди булевых функций двух переменных встречаются уже знакомые нам функции генераторов 0  и 1 , а также повторения и инверсии переменных: ^; ;  ; . Далее отметим пару взаимно инверсных функций  . Функция  принимает значение 1, если входящие в нее переменные имеют различ­ные значения, и называется функцией неравнозначности (суммы по модулю2). Операция суммы по модулю 2 обозначает' ся символом 0 и выполняется по следующим правилам:

№ набора
0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	]	i
1	0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	l
2	1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	i	]
3	1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	i

 ;  ; , что записывают в виде  .

Рис.6.4. Булевы функции двух переменных

Заметим, что значения  совпадают с содержимым младшего разряда при суммировании двух одноразрядных двоичных чисел, поэтому соответствующий цифровой элемент (сумматор по модулю 2), обозначе­ние которого дано на рис.6.3в часто используют при построении сумма­торов двоичных чисел.

Оставшиеся восемь попарно инверсных булевых функций обладают таким замечательным свойством, что они принимают значение 1 (либо

0) на одном единственном наборе переменных и равны 0 (соответствен­но 1) на всех остальных наборах. Среди этих функций отметим функции , инверсную ей , а также  и инверсную ей функцию

Функцию , принимающую значение 1, если все входящие в нее переменные равны 1, называют конъюнкцией (операцией И). Поскольку значения  совпадают с произведением ее аргу­ментов, ее также называют логическим умножением и записывают с использованием знака операции умножения (× ) либо символа пересечения (∩): . Обозначение элемента И, реализующего операцию конъюнкции, приведено нарис. 6.3,г. Элемент, реализующий функцию , инверсную конъюнк­ции, называют элементом И — НЕ (элементом Шеф­фера).Его обозначение дано на рис. 6.3,д.

Функцию . принимающую значение 0, если все входящие в нee переменные равны 0, называют дизъюнкцией. Иными словами, Дизъюнкция равна 1, если хотя бы одна из ее переменных равна 1. По этой причине функцию  часто также называют логическим сложением (операцией ИЛИ) и записывают с использованием знака операции суммирования (+) либо символа объединения (U): . Обозначение элемента ИЛИ показано на Рис.6.3,е. Функцию , инверсную дизъюнкции, записывают в виде  и называют операциейИЛИ — НЕ. Обозначение реализующего эту операцию элементаИЛИ — НЕ (Элемент Пирса) дано на рис. 6.3,ж.

При помощи операций инверсии (НЕ), конъюнкции (И) и дизъюнкции (ИЛИ) можно получить аналитическую запись произвольной булевой функции. Вначале покажем, что с помощью операций И, НЕ можно опи­сать любую функцию, принимающую значение 1 на единственном наборе переменных, и равную 0 на всех остальных наборах. Запишем, например, выражение для функции  (см. рис.6.4), равную 1 на единственном наборе с номером 1 ( ).Для этого рассмотрим произведение  , в которое переменная  входит с инверсией, так как в этом наборе  =0, а переменная  — без инверсии (так как в этом наборе  ). По определению конъюнкции, функция равна 1; если оба сомножителя рав­ны 1, что соответствует набору с номером 1, откуда получаем запись

Подобным образом с помощью операций ИЛИ, НЕ можно записать любую функцию, принимающую значение 0 на единственном наборе пе­ременных и 1 — на всех остальных, например,  (см.рис.6.4), принимающую единственное значение 0 на наборе с номером 2 ( l, ) . Для этого свяжем операцией дизъюнкции переменную  , так как в этом наборе , и инверсию  (так как в этом наборе  =1). Посколь­ку дизъюнкция равна 0, если каждое из ее слагаемых равно 0, приходим к выводу, что  принимает единственное значение 0 именно на наборе с номером 2.

Если данная функция равна 1 на нескольких наборах переменных, для каждого из этих наборов запишем соответствующую конъюнкцию, как это было показано выше, а затем все эти конъюнкции свяжем операцией дизъюнкции. Поскольку дизъюнкция равна 1, если хотя бы одно из слага­емых равно 1, получаем аналитическую запись данной функции, равной 1 на всех перечисленных наборах.

Аналогично, если функция равна 0 на нескольких наборах, то, записав для каждого из них соответствующую дизъюнкцию, все эти дизъюнкции надо связать операцией конъюнкции. Конечно, из этих двух вариантов записи одной и той же данной функции всегда предпочитают более ком­пактную запись с меньшим количеством входящих в нее членов (конъюн­кций или дизъюнкций).

Задача 6.2. Составить аналитическую запись булевой функции трех переменных  в соответствии с таблицей истинности, приведенной на рис.6.1.

Решение. В соответствии с формулой (6.2) эта булева функция равна 1 на наборах 3,5,6 и 7. Двоичные коды этих наборов . Каждому из этих наборов сопоставим конъюнкцию,в которой переменную берем без инверсии, если она входит в набор созначением 1 или с инверсией, если в данном наборе она равна 0. Указанные конъюнкции объединяем операцией дизъюнкции, что дает запись

Задача 6.3*. Составить аналитическую запись булевых функций трех переменных F₁(x₂x_ix₀), F₂(x₂x_lx₀), /^г₃(х₂х₁х₀), F₄(x₂x_{x₀), таблица истин­ности которых представлена на рис.6.1.

Ответ:

;

Задача 6.4.Получить аналитическое выражение булевой функции че­тырех переменных, принимающей значение 0 на наборах с номерами 2, 9, 15 и значение 1 — на остальных наборах.

Ответ: .

УПРОЩЕНИЕ БУЛЕВЫХ ФУНКЦИЙ

Аналитические выражения булевых функций, применяя алгебраичес­кие преобразования, как правило, приводят к более простому виду. Для характеристики сложности выражения булевой функции вводят понятие ранга.

Рангом булевой функции (или ее отдельного члена) называют общее число входящих в ее выражение переменных (с инверсией или без нее). Смысл дальнейших алгебраических преобразований заключается в том, чтобы, используя соотношения булевой алгебры, получить выражение данной функции с минимальным количеством членов наименьшего ранга, так как для его реализации потребуется не только меньшее количество, но и более простые цифровые элементы (с наименьшим числом входов).

Большинство правил алгебраических преобразований булевых функ­ций совпадают с правилами обычной алгебры, но вместе с ними имеют место следующие специфические свойства введенных ранее логических операций:

  1) 2)х  = 03)х + =14)хх=х     (6.3)

 5)х+х = х 6) х + 1 = 17) 8)

Последнюю пару соотношений называют теоремой двойcтве-нности(де Моргана) и формулируют так: отрицание конъюнкции (дизъюнкции) равно дизъюнкции (конъюнкции) отрицаний входящих в неё членов. Путем многократного применения этой теоремы версию сложных булевых выражений обычно опускают до уровня инверсии отдельных переменных.

Как правило, для упрощения булевых выражений используют при­емы склеивания и поглощения. Всклеивании, как минимум, участвует пара, так называемых, соседнихчленов, представляющих собой члены одинакового ранга, содержащие общую часть Fи некото­рую переменную л, которая в один из соседних членов входит с отрица­нием, а в другой — без него. При объединении соседних членов опера­цией дизъюнкции или конъюнкции соответственно получаем

т.е. в любом случае за счет исключения переменной x ранг окончатель­ного выражения уменьшается на единицу.

В поглощении участвуют члены различного ранга, причем член меньшего ранга должен обязательно входить в качестве составной части в член более старшего ранга. Объединение таких членов опера­цией дизъюнкции или конъюнкции дает

,

т.е. происходит своеобразное «поглощение» члена старшего ранга чле­ном F меньшего ранга.

Задача 6.5. Упростить выражение булевой функции

Решение. Заметим, что в данном выражении последний член является соседним для трех остальных членов, поэтому его можно с ними склеить попарно. В соответствии со свойством номер 5 из (6.3) допишем еще два слагаемых вида . Теперь для каждой полученной пары со­седних слагаемых используем прием склеивания, окончательно получаем

Количество слагаемых этого выражениям также их ранг на единицу меньше исходных значений.

Задача 6.6. Записать упрощенное выражение булевой функции трех переменных, принимающих значение 0 на наборах с номером 1, 4, 5 и значение 1 — на всех остальных наборах.

Ответ:

Задача 6.7.* Упростить булевы функции трех переменных, выраже­ния которых записаны в ответах задачи 6.3.

256

Ответ:

Задана 6.8. Привести выражение булевой функции трех переменных  удобному для ее реализации на эле­ментах И—НЕ.

Решение. Применим к данной функции двойную инверсию, после чего для внутренней инверсии воспользуемся теоремой Моргана. Окончательно получаем выражение, содержащее только операции И— НЕ.

Задача 6.9.*Привести выражения булевых функций трех перемен­ных, записанных в ответе к задаче 6.7, к виду, содержащему только опе­рации И— НЕ.              

Ответ:

Стремление сделать процедуру минимизации более наглядной приве­ло к поиску таких форм табличного задания булевых функций, чтобы соседние члены располагались рядом, образуя компактные области, выде­ление которых упрощало бы их склеивание. Удовлетворяющие этому ус­ловию таблицы получили название карт м и н и м и з а ц и и, их применение особенно эффективно при относительно небольшом числе ар­гументов (n< 5).

На рис.6.5 представлены карты минимизации для булевых функций двух, трех и четырех аргументов, а также даны примеры их заполнения. Каждая клетка карты соответствует определенному набору переменных. Заметим, что для всех карт на рис. 6.5 клетка в левом верхнем углу соответствует набору 0, номера остальных наборов указаны на картах (смрис.6.5,а,б) Однако при некотором навыке этого можно не делать, Достаточно лишь пометить чертой строки и столбцы, сопоставленные пе­ременным без инверсии (в данном наборе их значения равны 1). Очевид но, остальные строки и столбцы будут определяться их инверсиями, так как на соответствующих наборах значения этих переменных равны 0.

Рис.6.5. Карты минимиза­ции булевых функций двух (а), трех (б) и четырех (в) аргументов

При заполнении карты для данной булевой функции, как правило, заносят 1 в клетки с наборами, на которых эта функция равна единице. Затем все клетки, содержащие единицы, охватываются совокупностью замкнутых прямоугольных областей с числом клеток в каждой, равным степени двойки. Указанные области могут пересекаться, причем одни и те же клетки могут входить в несколько различных областей. Также допускается сворачивание карты в цилиндр как по горизонтальной,так и по вертикальной осям с объединением противоположных граней. Мини- мизированное выражение булевой функции представляет собой дизъюн­кцию членов, сопоставленных каждой из замкнутых областей. Поскольку выделение замкнутой области соответствует операции группового склеивания входящих в нее соседних членов, каждая такая область описывает­ся конъюнкцией только тех аргументов, которые для всех членов в ее пределах имеют общие значения (только с инверсией, либо без нее). Нап­ример, для области I (рис.6.5,в) имеем минимизированную запись , а область II, соответствующая объединению четырех угловых единиц при сворачивании карты по обеим осям, приводит к записи . При выделе­нии замкнутых областей всегда стремятся к тому, чтобы их число было минимальным и чтобы каждая из них включала в себя возможно большее количество единиц. При наличии факультативных наборов в соответству­ющие им клетки обычно заносят буквы Ф, а затем рассматривают все возможные варианты размещения в них нулей и единиц, выбирая тот из них, который обеспечивает максимально возможные размеры склеивае­мых замкнутых областей.

Задача 6.10.Записать минимизированное выражение булевой функ­ции трех переменных, карта которой представлена на рис. 6.5,б.

Решение. На карте рис. 6.5,б можно выделить две замкнутые области. Область 1 образуется из четырех единиц в клетках с номерами 2, 3, 7, 6 Для этой области общим значением будет . Вторая область II образуется при объединении соседних членов в клетках 0 и 2 и соответ­ствует записи . Окончательно получаем минимизированную запись

.

Задача 6.11. Получить минимизированное выражение булевой функ­ции трех переменных , таблица истинности которой приведена на рис.61.

Ответ: .

6.4. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Двоичный логический элемент представляет собой электронную Цепь, выходное состояние которой описывается одной из основных бу­левых функций. Принципиально безразлично, какое из двух возможных входных и выходных состояний логического элемента принимается за 0,а какое — за 1, но чаще всего применяют положительную (прямую) логик у, при которой единица кодируется наличием (высоким уровнем) напряжения, а нуль — его отсутствием (низким уров­нем). Выполненные на диодах и транзисторах в микроэлектронном ис­полнении двоичные логические элементы называют интегральными логическими элементами (ИЛЭ)и широко используют в качестве элементной базы для построения любых, даже самых сложных, современных ЦЭУ.

Рис.6.6. Схемы элементов диодной логики: а—трехвходовый элемент Иб — трехвходовый элемент ИЛИ

Логические элементы классифицируют по типам электронных прибо­ров, с помощью которых выполняются основные логические функции. В диодной логике (ДЛ ) для этих целей применяют диоды (рис.6.6). В схеме рис.6.6,а при низком уровне на любом из входов (x₂xjx₀) соот­ветствующий диод отпирается, и на выходе также будет низкий уровень. Если на всех входах присутствует высокий уровень, все диоды будут закрыты, и на выходе также будет высокий уровень. Для положительной логики такое описание соответствует операции конъюнкции, поэтом) рис.6.6,а представляет схему трехвходового ДЛ-элемента И. Рассуждая аналогично, приходим к выводу, чго схема на рис. 6.6,6 реализует опера­цию дизъюнкции (ДЛ-элемент ИЛИ).

Рис.6.7. Базовая схема ТТЛ элемента

инвертор, чаще всего используют каскад на биполярном транзисторе, включенном по схеме с общим эмиттером. Объединение диодной логи­ки с транзисторным инвертором позволило создать схемы диодно­транзисторной логики (ДТЛ- э л е м е н т ы), на основе которых строились первые ЦЭУ в интегральном исполнении. Однако при пере­ходе к массовому выпуску цифровых микросхем на основе ДТЛ-элемен- тов выяснилось, что для получения высокого быстродействия входную диодную логику выгоднее заменить интегральныммного- эмиттерным транзистором. Так называют транзистор, у которого имеется обычный переход база — коллектор и несколько переходов база — эмиттер с электрически разделенными областями эмиттеров и общей областью базы. Построенные на его основе ИЛЭ стали называть элементами транзисторно — транзисторной логики (ТТЛ- элементы). На рис.6.7 приведена схема трехвходового ТТЛ-элемента И—НЕ. В этой схеме многоэмиттерный транзистор VT₁выполняет логическую операцию И над входными сигналами, а тран­зистор VT₂ обеспечивает инверсию выходного сигнала.

При низком уровне напряжения на любом из входов  соот­ветствующий переход база — эмиттер трехэмиттерного транзистора VT₁(п-р-п) оказывается смещенным в прямом направлении, и в нем возникает значительный ток логического нуля, направленный из эмиттера в сторону входа. Значение этого тока определяется сопротивлением резис­тора R_Б в цепи базы, а также прямым сопротивлением перехода (типич­ное значение тока  составляет единицы миллиампер). Однако напря­жения одного смещенного в прямом направлении перехода база-эмиттер транзистора VT₁ оказывается недостаточным для отпирания двух перехо­дов (база — коллектор транзистора VT₁ и база — эмиттер транзистора VT₂), в результате чего транзистор VT₂ запирается, и на его коллекторе устанавливается высокий уровень напряжения.

При высоком уровне напряжения на всех трех входах ( ) из-за падения напряжения на резисторе R_Б потенциал базы транзистора VT₁оказывается ниже потенциалов эмиттеров, и все три его перехода эмиттер-база запираются, так как оказываются смещенными в обратном направ­лении. В свою очередь, переход база—коллектор VT₁ отпирается, так как оказывается смещенным в прямом направлении. Через каждый обратносмещенный переход эмиттер—база VT₁ проходит небольшой ток логичес­кой единицы I^!_вх, направленный от соответствующего входа в сторону эмиттера VT₁ (типичное значение этого тока составляет около 40 мкА). Коллекторный ток VT₁ образует ток базы транзистора VT₂, открывая его переход эмиттер — база. На коллекторе VT₂ устанавливается низкий Уровень напряжения, причем потенциал базы VT₂ оказывается выше по­тенциала его коллектора, и переход коллектор — база VT₂ также откры­вается. Транзистор VT₂ входит в режим насыщения, характеризующийся весьма малым напряжением между его коллектором и эмиттером. Таким образом, уровень 0 на выходе TTJl-элемента (см.рис.6.7) устанавливается при единицах на всех его входах, во всех остальных случаях на выходе будет высокий уровень напряжения. Для положительной логики это соот­ветствует булевой функции И — НЕ.

До недавнего времени ТТЛ-элементы были ИЛЭ массового приме­нения. Вместе с тем все более жесткие требования, предъявляемые к современным разработкам, постоянно ставили перед разработчиками все более сложные задачи и, в первую очередь, по поиску путей сущес­твенного повышения быстродействия, экономичности и надежности ИЛЭ. Было установлено, что быстродействие ТТЛ-элементов в значи­тельной степени ограничивается из-за насыщенного режима работы транзистора VT₂, а их надежность и экономичность во многом опреде­ляется схемой инвертора. В соответствии с этим постепенно складыва­лось и представление о ТТЛ-элементах, как об ИЛЭ среднего быстро­действия и значительного потребления энергии источника питания, Довольно длительные поиски в области совершенствования техноло­гии производства интегральных схем (ИС) и новых физических эффек­тов, используя которые можно было бы повысить быстродействие электронных приборов, увенчались успехом и привели к разработке так называемых ТТЛШ-элементов (транзисторно-транзисторная логика с использованием эффекта Шоттки).

Смысл этого эффекта заключается в том, что при создании вблизи p-n-перехода области с избыточным количеством свободных носителей заряда (барьер Шоттки) существенно снижается время восстановления обратного сопротивления перехода при его переводе из открытого в закрытое состояние. ВАХ кремниевых диодов с барьером Шоттки отличаются почти втрое меньшим прямым падением напряжения (при­мерно 0,2 — 0,3 В вместо 0,6 — 0,7 В у обычных диодов). Особенно эффективным оказалось применять переходы с барьером Шоттки в качестве переходов база — коллектор интегральных транзисторов, что позволило избежать глубокого насыщения транзисторов и за счет этого существенно повысить их быстродействие.

По принципу работы ТТЛШ-элементы. в основном, подобны обычным ТТЛ-элементам, но выгодно отличаются от них помимо применения транзисторов с барьером Шоттки более сложной схемой инвертора(рис.6.8), что позволило увеличить его нагрузочную способность и снизи^тьвлияние технологического разброса параметров транзистороъ на эксплуатационные характеристики ТТЛШ-элементов при их массовом выпуске.

Рис 68 Схема базового ТТЛШ-элемента ЗИ — НЕ

На рис.6.8 транзисторы VT₃ и VT ₄, включенные по схеме составного транзистора, играют роль управляемой коллекторной нагрузки основного транзистора VT₅. Сложный инвертор работает таким образом, что при отпирании основного транзистора VТ₅ составной транзистор VT₃и VT₄запирается и наоборот. Необходимые для управления выходными транзисто­рами противофазные сигналы снимаются с коллектора и эмиттера тран­зистора и VT₂, играющего роль расщепителя фаз (парафазный усилитель).

Основной транзистор VT₅ должен пропускать на землю значительные  от всехвходов других микросхем, подключенных к выходуданного элемента. Резистор ограничивает сквозной ток от источника питания Е_п на землю в моменты переключения инвертора, когда на короткое время все его выходные транзисторы оказываются открытыми. При частых переключениях  принимает на себя значительную долю выделяющейся при этом мощности, защищая выходные транзисторы от перегрева. Через этот резистор также проходит суммарный ток  логи­ческой единицы, который, как отмечалось ранее, направлен от выхода данного элемента ко всем входам других ТТЛШ-элементов, подключен­ных к нему.

Поскольку при размещении ТТЛШ-элементов на печатных платах больших размеров на длинных проводниках могут накапливаться значи­тельные паразитные заряды, диоды VD₁-VD₃ открываясь, поглощают их энергию и тем самым защищают эмиттерные переходы транзистора VT₁ от пробоя. Все описанные схемотехнические приемы позволили в Рачительной мере повысить эксплуатационную надежность ТТЛШ-микросхем, что особенно важно при их массовом применении

За счет использования транзисторов с барьером Шоттки удалось почти на порядок повысить быстродействие ТТЛШ-элементов, а благодаря Последним достижениям в технологии производства ИС и несколько снизить их энергопотребление. Однако существенному повышению эконо­мичности всех ТТЛ-схем препятствует то, что по принципу работы они встатических состояниях потребляют входные токи  и . Применение полевых транзисторов, обладающих высоким входным сопротивлением, позволило разработать весьма экономичные логические элементы, потребляющие энергию источников питания только в режиме переключе­ния и практически не потребляющие ее в статических состояниях (0 и 1), Из всех возможных типов полевых транзисторов в современных схемах ИЛЭ наибольшее распространение получили МОП-транзисторы с индуцированным каналом, а из многочисленных серий цифровых ИС — КМОП-м икросхемы. Сокращение КМОП означает применение в схемах инверторов взаимодополняющих (комплементарных) пар транзисторов со структурой металл — окисел — полупроводник, но с каналами различных типов проводимости. Более простая по сравнению с биполярными транзисторами технология получения МОП-транзисторов с индуцированным каналом и КМОП-схе- мотехника позволили создать весьма экономичные микросхемы высокой степени интеграции.

На рис.6.9,а представлена схема КМОП-инвертора, содержащего ком­плементарную пару МОП-транзисторов VT₁ и VT₂, индуцированные кана­лы которых (соответственно, р- и n-типов) включены последовательно. Принцип работы этого инвертора подобен принципу работы сложного инвертора (см.рис.6.8) ТТЛШ-элементов, но применение комплементар­ной пары выходных транзисторов позволило исключить фазорасщепи- тель и тем самым упростить его схему.

При низком (нулевом) уровне напряжения на затворах транзисторов VT₁ и VT₂ потенциал затвора VT₁ окажется ниже потенциала его истока и подложки типа п, в результате чего в ее поверхностном слое вблизи за­твора индуцируется канал с проводимостью типа р. Транзистор VT₁от­кроется, n-канальный транзистор VT₂ будет закрыт, и на выходе инверто­ра появится высокий уровень напряжения.

Рис.6.9. Схемы КМОП- элементов: а- схема инвертора; б- элемент 2И-НЕ; в- лемен 2ИЛИ-НЕ

С другой стороны, при высоком уровне напряжения на затворах тран­зисторов VT₁ и VT₂ потенциал затвора VT₂ будет выше потенциала его истока и подложки типа р, из-за чего в ее поверхностном слое вблизи затвора индуцируется канал с проводимостью типа п. ТранзисторVT₂откроется, р -канальный транзистор VT₁ будет закрыт, и на выходе поя­вится низкий уровень напряжения.

Поскольку в цепях затворов полевых транзисторов токи практически отсутствуют, в статических состояниях КМОП-микросхемы не потребля­ют энергии от источника питания Е_п. Кратковременные импульсы тока будут возникать только в моменты переключения инвертора из одного состояния в другое.

При построении КМОП-элементов с несколькими входами для каждо­го входа используют инвертор (рис.6.9,а), определенным образом соеди­няя каналы транзисторов VT₁ и VT₂ . Схемы КМОП-элементов типа 2И — НЕ и 2ИЛИ — НЕ показаны на рис.6.9,б,в.

Например, если транзисторы VT₁ (VT₁₀ и VT₁₁ ) двух инверторов включить параллельно, а транзисторы VT₂ (VT₂₀ и VT₂₁) — последова­тельно, низкий уровень на общем выходе (рис.6.9,б) появится только в том случае, когда на обоих входах (x_1,x₀ ) одновременно присутствуют высокие уровни напряжения, что соответствует элементу 2И — НЕ. Рас­суждая аналогично, приходим к выводу, что при соединении каналов транзисторов VT ₁₀ и VT ₁₁ двух инверторов по схеме 6.9,а последователь­но, а транзисторов VT₂₀ и VT₂₁ — параллельно, получим схему (см.рис.6.9,в), высокий уровень на выходе которой будет только в том случае, когда на обоих входах (х_хх₀ ) одновременно присутствуют низкие Уровни напряжения, что соответствует элементу 2ИЛИ — НЕ.

Недостаток микросхем на полевых транзисторах —несколько меньшее быстродействие по сравнению с ТТЛ- и ТТЛШ-элементами. Помимо рас­смотренных существуют логические элементы других типов, например. ЭСЛ-элементы (эмиттерно-связанная логика), обладающие высоким быс­тродействием. Однако увеличение быстродействия в них достигается це- «ой значительно большего потребления энергии источника питания.

В настоящее время выпускается широкий набор ИЛЭ в составе мик­росхем различных серий. Выбор подходящих ИЛЭ при построении более Ложных ЦЭУ производится по некоторым их параметрам, к числу кото­рых помимо напряжения питания и средней мощности потребления (Равной полусумме мощностей потребления в состоянии 1 и 0) относятся вид реализуемых булевых функций или некоторой их комбинации, коэф­фициент разветвления по выходу, характеризующий нагрузочную способ­ность ИЛЭ, время задержки распространения сигнала, определяющее быстродействие элемента, и др.

Рис .6.10. Функциональный состав микросхемы типа 2 (2 х 2И — 2 ИЛИ — НЕ)

Перед обозначением типа логического элемента обычно цифрой ука­зывают количество его входов. Если в составе ИЛЭ, реализу ющего неко­торую комбинацию булевых функций, имеются однотипные логические элементы, их количество указывают цифрой слева, за которой следует символ X. Наконец, в одном корпусе ИС может быть выполнено несколь­ко однотипных ИЛЭ. При описании состава такой ИС обозначение ИЛЭ помещают в круглые скобки, а перед ними цифрой указывают количество элементов в одном корпусе. Например, описание 2(2 х 2И — 2ИЛИ — НЕ) соответствует ИС. содержащей в одном корпусе два однотипных комбинированных логических элемента. Каждый из них представляет со­бой два двухвходовых элемента И, выходы которых подключены к двух­входовому элементу ИЛИ — НЕ (рис. 6.10) .

Коэффициентом разветвления по выходу  называют максимально допустимое количество входов однотипных ИЛЭ, которые могут быть подключены к выходу⁷ данного элемента. Для разных видов ИЛЭ значение  может лежать в пределах от нескольких единиц до нескольких десятков.

Иногда возникает необходимость объединения выходов нескольких ИЛЭ с целью перехода к общей выходной цепи (выходной шине). При этом часто используют так называемое «монтажное ИЛИ», для чего вы­пускаются специальные ИЛЭ (расширители), выходные цепи которых вы­полняют по схеме с открытым коллектором (реже с открытым эмитте­ром). Открытые коллекторы нескольких расширителей можно объеди­нить и через общий резистор подктючить к источнику питания (или соот­ветственно к общему проводу ).

В последнее время широкое распространение получили логические элементы, в которых при наличии специального управляющего импу льса возможно отключать их выходы от нагрузки. Такое управляемое отклю­чение выхода ИЛЭ называют переходом в третье состояние. Обычно в схемах ИЛЭ с третьим состоянием применяют инверторы (см рис.6.8 или 6 9). но помимо обычных двух состояний 1 и 0. когда один из выходных транзисторов заперт, в них предусмотрено третье состояние, при котором одновременно закрыты все транзисторы выходного каскада

Время задержки распространения сигнала припереключении ИЛЭ из состояния 1 в 0 (t₃¹⁰) и наоборот определяет­ся интервалом времени между моментами достижения выходным и вход­ным напряжением уровня половины амплитуды соответствующего сигна­ла. Чаще всего для сравнительной оценки быстродействия различных ИЛЭ используют среднее время задержки t₃ , равное полусумме времен и .

Для характеристики общего уровня достижений в схемотехнике и тех­нологии производства различных типов И С применяют обобщенный па­раметр, называемый работой переключения А (работа попереносу одного бита информации совхода на выход ИЛЭ). Работа переключения А равна произведению средней мощности потребления Р_ср на среднюю задержку распростране­ния t₃ (А= Р_срt₃). Если Р_ср взять в милливатах (мВт), at₃ — в наносекун­дах (нс), работа переключения А будет выражаться в пикоджоулях (пДж).

В табл. 6.1 для сравнительной оценки достигнутого уровня приведены параметры различных серий отечественных ИЛЭ, выполненных по раз­личным видам технологии их производства. Из табл.6.1 следует, что на­именьшая работа переключения в наиболее совершенной из серий ИС на биполярных транзисторах (ТТЛШ серия 1533), в основном, достигнута путем существенного повышения их быстродействия. Более низкая работа переключения ИЛЭ на полевых транзисторах (при типичных значениях задержки КМОП-микросхем порядка нескольких десятков наносекунд) объясняется малым значением Р_ср . Дальнейшего снижения значений А для современных лучших ИС этого типа удалось достигнуть лишь после создания МОП-транзисторов с исключительно малой (до 1,2 мкм) длиной канала.

Таблица 6.1. Некоторые параметры отечественных ИЛЭ Серия А,пДж t3,нс fмакс- МГЦ Схемотехника Технология 131 132 6         133 100 10 до 35 10—30 ТТЛ Биполярная 134 33 33         155 100 10         531 57 3 125       533 19 9,5 45       555 19 9,5 45 20—150 ТТЛШ Биполярная 1531 8 3 130       1533 4,8 4 100       561 0,1 45 10       564 0,1 45 10 8-20 КМОП Униполярная 1554 0,008 3,5 125       1564 0,025 10 30

Общие сведения о микросхеме указываются в ее условном обозначе­нии, нанесенном на корпусе ИС. Оно включает в себя номер серии ИС (обычно три или четыре цифры), перед которым может быть одна или две буквы. У микросхем широкого применения первой ставят букву К, вторая буква характеризует материал корпуса для защиты от воздействия внешней среды (Р — пластмассовый, М или С — металло- или стеклокерами­ческий, соответственно). За номером серии следуют две буквы, поясняю­щие функциональное назначение ИС. Для всех ИЛЭ первой из них следу­ет буква Л, вторая буква определяет тип логического элемента (И — элемент И, Л — ИЛИ, Н— НЕ, Д — расширитель по ИЛИ, А — элемент И — НЕ, Е — элемент ИЛИ — НЕ. Р — комбинированный элемент И — ИЛИ — НЕ). Цифра в конце условного обозначения соответствует порядковому номеру разработки ИС в составе данной серии. Например, микросхема КР1533ЛА24 представляет собой ИС широкого применения (первая буква К), в пластмассовом корпусе (вторая буква Р), имеет номер серии 1533 (ТТЛШ-схемотехника), относится к группе ИЛЭ (буква Л), а по функциональному назначению это элемент типа И—НЕ (вторая буква А) с порядковым номером разработки 24.

Вопрос 6.1. Каким будет выходной сигнал одного из элементов (см.рис.6.10), если на один из его входов подать сигнал x, а на все три оставшихся входа — сигналы высокого уровня?

Варианты ответа:

6.1.1. Выходное состояние элемента будет повторять сигнал л.

6.1.2. Выходное состояние элемента будет инверсным сигналу jc.

6.1.3. Независимо от состояния на входе х на выходе будет сигнал низкого уровня.

6.1.4. Независимо от состояния на входе л на выходе будет сигнал высокого уровня.

ТРИГГЕРЫ

Вместе с ИЛЭ к базовым элементам относят и триггеры*_[2], которые находят самостоятельное применение и широко используются при пос­троении более сложных ЦЭУ. Триггером называют устройство, кото- рое может находиться в одном из двух устойчивых состояний и пере­ходить из одного состояния в другое под воздействием активного уров­ня логических сигналов, поступающих на его информационные входы. Состояние триггера определяется по выходному сигналу. При этом гово­рят, что триггер установлен, если на его выходе присутствует логическая 1, и сброшен — если 0. В триггерах с прямым управлением активным уровнем считается уровень логической 1, а в триггерах с инверсным управлением — уровень логического 0. Существенно отметить, что после переключения триггера входной актив­ный уровень может быть снят, но триггер продолжает оставаться в том состоянии, которое он приобрел под воздействием этого сигнала. Таким образом триггер является простейшим элементом памяти, способным хранить один бит информации (либо 1, либо 0). Как правило, для удобст­ва использования триггеры имеют два выхода, один из которых называ­ют прямымQ,а другой — инверсным . Если триггер установлен (в состоянии 1), на его прямом выходе будет логическая 1, а на инверсном — логический 0.

Помимо информационных входов, обозначаемых буквами R,S,J,K,D,T, триггеры могут содержать и вспомогательные (управляющие) входы, на­пример, предварительной установки или вход синхронизации С, при на­личии которого переключение триггера может происходить только в стро­го фиксированные моменты времени, когда на этом входе присутствует активный уровень сигнала синхронизации. Триггеры, которые реагируют на информационные сигналы только при наличии сигнала синхрониза­ции, называют синхронными.В отличии от них асинхронные триггеры реагируют на информационные сигналы в момент их поступления.

Синхронные триггеры, в свою очередь, могут быть со статическим и динамическим управлением. Для того чтобы синхронный триггер со статическим управлением смог воспринимать сигналы на информационных входах, на его входе синхро­низации Сдолжен присутствовать уровень логической единицы (прямой Г-вход) или логического нуля (инверсный С-вход). Синхронный триггер с динамическим управлением реагирует на информационные сигналы только в момент изменения сигнала на С-входе от 0 до 1 (прямой динамический С-вход), либо от 1 до 0 (инверсный динамический С-вход). На рис. 6.11,а,б показаны соответственно обозна­чения синхронного триггера с прямым и инверсным динамическим уп­равлением. Для синхронного триггера со статическим управлением иног­да используют обозначение С-входа, показанное на рис.6.11,в, но чаще всего у ( С-входа вообще не ставят никаких специальных значков.

Рис.6.11. Обозначения синхронного триггера, а — с динамическим прямым С-входом; б — с динамическим инверсным С-входом; в — со статическим управлением

По функциональным возможностям различают:

триггер с раздельной установкой состояний 0 и 1 (триггер с устано­вочными входами, RS-триггер);

триггер со счетным входом (счетный триггер, T-триггер); триггер задержки с приемом информации по одному входу (D-триггер);

универсальный триггер с информационными входами К и J (JK- триггер)

Для полного описания триггера достаточно задать закон его функци­онирования и структурную схему Асинхронный RS-триггер с раздельной установкой состояний 1 и 0 имеет всего лишь два информационных входа — S (вход установки) и R (вход сброса)*. При активном уровне сигнала на входе установки S и пассивном уровне на входе R триггер, независимо от предыдущего состояния, принимает на выходе Q состояние 1. С другой стороны, при активном уровне сигнала на входе сброса R и пассивном уровне на входе S независимо от предыдущего состояния триггер переводится в состояние Q=0 (сбрасывается). При пассивном уровне сигнала на обоих входах состояние триггера не изменяется (режим хранения предыдущего состояния). Наконец, последняя из возможных комбинаций, когда на обоих входах одновременно присутствуют активные уровни, для триггеров этого типа просто запрещается, так как по описанному закону работы его выходное состояние будет непредсказуемым

Сформулированный выше словесно закон функционирования на рис. 612 представлен в виде таблицы переходов асинхрон­ного RS -триггера, где обозначено Q^t—выходное состояние триггера до момен га подачи соответствующей комбинации уровней (R^tS^tна его информационные входы, Q^t+1 — состояние триггера после этого момента, А — активный, П — пассивный уровень. Как следует из этой таблицы, выходное состояние триггера Q^t+1 представляется булевой функцией трех переменных R^tS^t и Q^t Запрещенное состояние следует рассматривать как факультативные условия, доопределяя которые раз­личным образом, можно получать разные структурные схемы /^-триггера.

рис 6 13. Карта минимизации для асинхронного RS-триггера

Вначале запишем аналитические выражения, а по ним построим структурные схемы двух наиболее распространенных реализаций Я S-триггера (на элементах ИЛИ—НЕ и на элементах И—НЕ). Исполь­зуя прямую логику на входе (А= 1 П=0), рассмотрим таблицу переходов (рис.6.12). В строке с номером 0, соответствующей режиму хранения, единичное состояние на выходе будет при , что описывается слага­емым вида   Строка с номером 1 (режим установки в 1) доставляет  значение 1 независимо от значений  что дает еще два слагаемых  и . Нанесем эти значения на карту минимизации асинхрон­ного RS-триггера (рис.6.13), одновременно буквой Ф пометим две клет­ки, соответствующие строке с номером 3, задающей запрещенную ком­бинацию на входахRS-триггера.

Дополняя на факультативных условиях Фзначения  нулями, на карте минимизации (рис.6.13) выделяем две замкнутые области (I и II), для которых имеем соответствующее минимизированное выражение закона работы RS-триггера