Інтерфейси цифро-аналогових перетворювачів

ВІННИЦЬКИЙ ТЕХНІЧНИЙ КОЛЕДЖ

Міністерство освіти і науки, МОЛОДІ ТА СПОРТУ України

Периферійні пристрої

ЛАБОРАТОРНИЙ ПРАКТИКУМ

Лабораторна робота №3.«АЦП і ЦАП в підсистемах збору інформації. Структура, схемотехніка, моделювання»

галузь знань: 0501 “інформатика та обчислювальна техніка“;

напрямок: 6.050102 “Комп’ютерна інженерія”;

ВІННИЦЯ 2013 рік

1. Ціль роботи:

- Закріплення теоретичних знань з питань автоматизованого вводу дискретної інформації в підсистемах аналого-цифрового інтерфейсу, з питань складових АЦІ (АЦП і ЦАП).

- Опрацювання схемотехніки  функціональних блоків АЦІ  (АЦП і ЦАП).

- Моделювання функціональних блоків АЦІ (АЦП і ЦАП).

- Вивчення та аналіз інтерфейсів АЦП і ЦАП.

2. Апаратура, прилади, матеріально-технічне оснащення:

  - Персональний комп’ютер, периферійні пристрої, лабораторні макети АЦП і ЦАП : мінімальні ресурси-операційна система Windows XP.

   - Програмні середовища: Proteus VSM (Proteus 7.7 SP2 Professional), Electronic Work Banch (MultiSim), Micro Caр, програмне забезпечення COM Port Toolkit.

Теоретичні відомості.

Цифро-аналогові перетворювачі

  Цифро-аналоговий перетворювач (ЦАП) призначений для перетворення числа, визначеного, як правило, у вигляді двійкових кодів, у напругу або струм пропорційно значенню цифрового коду.

Дуже часто ЦАП входить до складу МПС. У цьому випадку, якщо не потрібна висока швидкодія, цифро-аналогове перетворення може бути дуже просто здійснено за допомогою ШІМ. Схема ЦАП з ШІМ наведена на рисунку 1.

  Рис.1.ЦАП з широтно-імпульсною модуляцією:

а) структурна схема; б) часова діаграма.

Найпростіше організовується цифро-аналогове перетворення в тому випадку, якщо МК має вбудовану функцію широко-імпульсного перетворення (наприклад, AT90S8515 фірми Atmel або 87C51GB фірми Intel) [5, 7, 8].  Вихід ШІМ управляє ключем S. У залежності від заданої розрядності перетворення (для МК AT90S8515 можливі режими 8, 9 і 10 розрядів) контролер за допомогою власного таймера/лічильника формує послідовність імпульсів, відносна тривалість яких  визначається співвідношенням (формула 1.1):

                             ,                                          (1.1)

де N - розрядність перетворення, а D -  код перетворення.

Фільтр нижніх частот згладжує імпульси, виділяє середнє значення напруги. У результаті вихідна напруга перетворювача (формула 1.2):

                                                 (1.2)

Розглянута схема забезпечує ідеальну лінійність перетворення, не містить прецизійних елементів (за винятком джерела опорної напруги). Основний її недолік - низька швидкодія.

Паралельні ЦАП мають більшу швидкодію і тому вони можуть застосовуватися для більш широкого кола задач. Більшість схем паралельних ЦАП реалізовано на додаванні струмів, що пропорційні вазі цифрових двійкових розрядів, причому повинні додаватись тільки струми тих розрядів, значення яких дорівнює 1. [1].

Інтерфейси цифро-аналогових перетворювачів

Важливу частину ЦАП складає цифровий інтерфейс, тобто схеми, що забезпечують зв'язок керуючих входів ключів з джерелами цифрових сигналів. Структура цифрового інтерфейсу визначає спосіб підключення ЦАП до джерела вхідного коду, наприклад, МП або МК. Властивості цифрового інтерфейсу безпосередньо впливають і на форму вихідної характеристики ЦАП. Так, неодночасність надходження розрядів вхідного слова на керуючі входи ключів перетворювача, приводить до появи вузьких викидів («голок») у вихідному сигналі при зміні коду.

При керуванні ЦАП від цифрових пристроїв з жорсткою логікою входів керуючих ключів, ЦАП можуть бути безпосередньо підключені до виходів цифрових пристроїв, тому в багатьох ІС ЦАП, особливо ранніх (572ПА1, 594ПА1, 1108ПА1, AD565) [2, 3, 4, 5, 6], будь-яка істотна цифрова частина відсутня. Якщо ж ЦАП входить до складу МПС і отримує вхідний код від шини даних, то він повинен бути забезпечений схемами, що дозволяють приймати вхідне слово від шини даних, комутувати відповідно до цього слова ключі ЦАП і зберігати його до отримання іншого слова. Для управління процесом завантаження вхідного слова ЦАП повинен мати відповідні керуючі входи і схему управління. Залежно від способу завантаження вхідного слова в ЦАП розрізняють перетворювачі з послідовним і паралельним інтерфейсами вхідних даних.

Рисунок 2 – ЦАП з послідовним інтерфейсом:

а) функціональна схема; б) часова діаграма.

ЦАП з послідовним інтерфейсом вхідних даних крім власне ЦАП, містить на кристалі послідовний регістр завантаження, паралельний регістр зберігання і керуючу логіку (Рисунок 2,а). При активному рівні сигналу  (в даному випадку низькому) вхідне слово довжини N (рівній розрядності ЦАП) завантажується по лінії DI в регістр зсуву під управлінням тактової послідовності CLK. Після закінчення завантаження, виставивши активний рівень на лінію , вхідне слово записують в регістр зберігання, виходи якого безпосередньо управляють ключами ЦАП. Для того, щоб мати можливість передавати по одній лінії даних вхідні коди на декілька ЦАП, останній розряд регістра зсуву з'єднується з виводом ІС. Цей вивід підключається до входу DI наступного ЦАП і так далі. Коди вхідних слів передаються, починаючи з коду найостаннішого перетворювача.

Як приклад, на рисунку 2,б представлена часова діаграма, що відображає процес завантаження вхідного слова в ЦАП AD7233 [11, 12]. Мінімально допустимі значення інтервалів часу (порядку 50 нс), позначених на епюрах, вказуються в технічній документації на ІС.

Після закінчення завантаження МК змінює рівень на вході , як це показано на рисунку 2,б. Виставивши активний рівень на вході , ЦАП забезпечує пересилку вхідного коду з регістру зсуву ЦАП в регістр зберігання. Час завантаження залежить від тактової частоти МК і зазвичай складає одиниці мікросекунд. У випадку, якщо коливання вихідного сигналу ЦАП під час завантаження допустимі, вхід  можна з'єднати із загальною точкою схеми.

На рисунку 3 наведений варіант схеми підключення перетворювача з послідовним інтерфейсом до МК. На час завантаження вхідного слова в ЦАП через послідовний порт МК, до якого можуть бути також підключені і інші приймачі, на вхід  (вибір кристалу) подається активний рівень з однієї з ліній введення/виведення МК.

Рисунок 3 – Підключення ЦАП з послідовним інтерфейсом до МК MCS51

Стосовно ЦАП з паралельним інтерфейсом вхідних даних можна сказати, що частіше використовуються два варіанти. У першому варіанті на N входів даних N-розрядного ЦАП подається все вхідне слово повністю. Інтерфейс такого ЦАП включає два регістри зберігання і схему управління (рисунок 4,а) Два регістри зберігання потрібні, якщо пересилка вхідного коду до ЦАП і установка вихідного аналогового сигналу, відповідного цьому коду, повинні бути розділені в часі.

Подача на вхід асинхронного скидання CLR сигналу низького рівня приводить до скидання першого регістра і, відповідно, вихідної напруги ЦАП.

Рисунок 4 – ЦАП з паралельним інтерфейсом:

а) структурна схема; б) часова діаграма.

Рисунок 5 – Підключення ЦАП з паралельним інтерфейсом до МП Intel 8086

Приклад блок-схеми підключення 12-розрядного ЦАП МАХ507 до 16-розрядного МП наведений на рисунку 5. Процесор посилає вхідний код в ЦАП як в елемент пам'яті даних. Спочатку з шини адреси/даних AD надходить адреса ЦАП, яка фіксується регістром по команді з виходу ALE МП і, після дешифрування, активізує вхід CS ЦАП. Зразу після цього МП подає на шину AD вхідний код ЦАП і потім сигнал запису на вхід WR.

Для підключення багато розрядних ЦАП до восьми розрядних МП і МК використовується другий варіант паралельного інтерфейсу. Він передбачає наявність двох паралельних завантажувальних регістрів для прийому молодшого байта (МБ) вхідного слова і старшого байта (СБ) (рисунок 6). Пересилка байтів вхідного слова до завантажувальних регістрів може відбуватися у будь-якій послідовності.

Рисунок 6 – Підключення ЦАП з паралельним інтерфейсом другого типу до восьмирозрядного МП