ДВОСТУПЕНЕВІ ТРИГЕРИ ТИПУ M-S

Двоступінчасті тригери мають два елементи пам'яті, з'єднані послідовно. Запис інформації в них виконується послідовно у моменти часу, що не збігаються. Така послідовність тригерів називається MS-структура (Master-Slave), або MS- тригери. На умовних позначеннях MS- тригери позначають двома літерами ТТ. Функціональні властивості схеми задаються першим тригером, а другий у більшості- зазвичай синхронний RS-тригер. MS- тригери можуть керуватись як двома так і одним синхровходами.

У разі статичного керування одним синхровходом С він з'єднаний із тригером М безпосередньо, а з тригером S – через інвертор (рис.146,а).

                                а)                                                                               б)

Рисунок 146 - Двоступінчасті тригери- MS-структура (Master-Slave), або MS- тригери

Якщо С=1, виконується запис інформації в перший М-тригер, другий - S – тригер - блокований інверсним синхроімпульсом. Якщо С=0, відкриваються входи другого тригера й інформація з виходів першого перезаписується до нього .

У разі динамічного керування запис у М-тригер здійснюється за фронтом синхроімпульсу, а перезапис у S – тригер – за зрізом (рис.146,б).

В англомовній літературі тригери з динамічним та двоступінчастим керуванням називають flip-flop, а за статичним – latch.

ДОМАШНЄ ЗАВДАННЯ:

1 Що таке тригер?

2 Який алгоритм роботи асинхронного RS-тригера?

3 Який алгоритм роботи синхронного RS-тригера?

4 Який алгоритм роботи D-тригера?

5 Який алгоритм роботи JK-тригера?

6 Який алгоритм роботи Т-тригера?

7 У чому недолік однотактних тригерів?

8 В який інтервал такту двоступінчатий тригер не чутливий до змінювання вхідних інформаційних сигналів?

9 Які тригери називаються тригерами з динамічним керуванням?

10 Реалізувати Т-тригер на основі універсальних тригерів.

ВИКЛАДАЧ – Ковальова Т.І.

ЛЕКЦІЯ № 37 (2 год.)

ТЕМА 5.6 Цифрові компаратори

МЕТА:

- навчальна: ознайомити студентів з цифровими компараторами;

- розвиваюча: розширити світогляд студентів, поглибити вивчене для систематизації та узагальнення фундаментальних знань щодо компараторів; розвивати вміння самостійно застосовувати знання до вирішення практичних завдань;

- виховна: виховувати увагу, логічне мислення, впевненість у вирішенні практичних завдань:

ОБЛАДНАННЯ: дошка, схеми, часові діаграми

ПЛАН

1 Цифрові компаратори.

2 Схема компаратора на логічних елементах

3 Регістри зсуву. Будова, принцип дії.

ЗМІСТ ЛЕКЦІЇ

ЦИФРОВІ КОМПАРАТОРИ

Цифровим компаратором називається комбінаційний логічний пристрій, призначений для порівнювання чисел, які представлені у вигляді двійкових кодів.

Прикладом цифрового компаратора може служити ІМС К555СП1 (рис.147). Вона має виходи «А>B», «А=В», «А<В» і в залежності від співвідношення 4-розрядних кодів А і В лог.1 з’являється на одному із виходів. Входи «>», «=», «<» служать для нарощування розрядності компаратора. 

Рисунок 147 - Цифровий компаратор К555СП1