Использование интерфейса JTAG.

JTAG (произносится «дже́й-таг»; сокращение от англ. Joint Test Action Group) — название рабочей группы по разработке стандарта IEEE 1149. Позднее это сокращение стало прочно ассоциироваться с разработанным ими специализированным аппаратным интерфейсом на базе стандарта IEEE 1149.1. Официальное название стандарта Standard Test Access Port and Boundary-Scan Architecture. Интерфейс предназначен для подключения сложных цифровых микросхем или устройств уровня печатной платы к стандартной аппаратуре тестирования и отладки.

На текущий момент интерфейс стал индустриальным стандартом. Практически все сколько нибудь сложные цифровые микросхемы оснащаются этим интерфейсом для:

· выходного контроля микросхем при производстве;

· тестирования собранных печатных плат;

· прошивки микросхем с памятью;

· отладочных работ при проектировании аппаратуры и программного обеспечения.

Метод тестирования реализованный в стандарте получил название Boundary Scan (граничное сканирование). Название отражает первоначальную идею процесса: в микросхеме выделяются функциональные блоки, входы которых можно было отсоединить от остальной схемы, подать заданные комбинации сигналов и оценить состояние выходов блока. Весь процесс производился исключительно специальными командами по интерфейсу JTAG, никакого физического вмешательства не требовалось. Был также разработан стандартный язык управления этим процессом - Boundary Scan Description Language (BSDL).

Стандарт предусматривает возможность подключения большого количества устройств (микросхем) через один физический порт (разъем).

Порт тестирования (TAP — Test Access Port) представляет собой четыре или пять выделенных выводов микросхемы: ТСК, TMS, TDI, TDO и (опционально) TRST.

JTAG-порт микросхемы и ячейки периферийного сканирования.

Функциональное назначение этих линий:

TDI (test data input — «вход тестовых данных») — вход последовательных данных периферийного сканирования. Команды и данные вводятся в микросхему с этого вывода по переднему фронту сигнала TCK;

TDO (test data output — «выход тестовых данных») — выход последовательных данных. Команды и данные выводятся из микросхемы с этого вывода по заднему фронту сигнала TCK;

TCK (test clock — «тестовое тактирование») — тактирует работу встроенного автомата управления периферийным сканированием. Максимальная частота сканирования периферийных ячеек зависит от используемой аппаратной части и на данный момент ограничена 25…40 МГц[источник не указан 354 дня];

TMS (test mode select — «выбор режима тестирования») — обеспечивает переход схемы в/из режима тестирования и переключение между разными режимами тестирования.

В некоторых случаях к перечисленным сигналам добавляется сигнал TRST для инициализации порта тестирования, что необязательно, так как инициализация возможна путем подачи определённой последовательности сигналов на вход TMS.

Работа средств обеспечения интерфейса JTAG подчиняется сигналам автомата управления, встроенного в микросхему. Состояния автомата определяются сигналами TDI и TMS порта тестирования. Определённое сочетание сигналов TMS и TCK обеспечивает ввод команды для автомата и её исполнение.

Схема управления JTAG интерфейсом.

В состав схемы входят:

• Три сдвиговых регистра (регистр команд (IR), регистр пропуска (Bypass) и регистр данных (DR);
• Выходной мультиплексор (MUX);
• Контроллер управления (TAP Controller).

Рис. 13.1. Оборудование JTAG интерфейса.

 Основным регистром является регистр данных, он служит источником и приемником данных при выполнении в JTAG цепочках любых команд. С точки зрения устройства управления, регистр данных является одним из трех сдвигающих регистров, включаемых между контактом для подачи входной информации (контакт TDI) и контактом для получения выходной информации (контакт TDO).

Если на плате установлено несколько устройств, поддерживающих JTAG, они могут быть объединены в общую цепочку. Уникальной особенностью JTAG является возможность программирования не только самого микроконтроллера (или ПЛИС), но и подключённой к его выводам микросхемы флэш-памяти. Причём существует два способа программирования флэш-памяти с использованием JTAG: через загрузчик с последующим обменом данными через память процессора, либо через прямое управление выводами микросхемы.

Рис. 13.2. подключение нескольких микросхем к одному интерфейсу.

Программное обеспечение работы с этим интерфейсом осуществляют Продукты JTAG Live. Семейство программных продуктов JTAG Live предназначено прежде всего для разработчиков, занимающихся отладкой новых или существующих изделий. JTAG Live основывается на периферийном сканировании - методе, позволяющем точно локализовать неисправности в цифровых схемах. При этом продукты JTAG Live не являются профессиональными автоматическими системами; все тесты создаются вручную. Поэтому для работы не нужен net-лист. Вы просто выбираете необходимые выводы микросхем с поддержкой JTAG и перетаскиваете их в рабочую область. После этого вы можете проверить наличие контакта между указанными точками, короткого замыкания или считать логическое значение на той или иной цепи. Таким образом, можно работать даже со сборками плат!

JTAG Live позволяет вам использовать несколько вариантов соединения тестируемого модуля с ПК. Данные средства работают со стандартными USB-программаторами от Altera и Xilinx. Есть также возможность подключить контроллер JT3705/USB от JTAG Technologies. Вы можете начать прямо сегодня совершенно бесплатно. Загрузите базовую версию JTAG Live и спокойно пользуйтесь. С помощью Buzz вы можете очень быстро определить до двух каналов периферийного сканирования и сразу же проверить целостность цепочки. После проверки инфраструктуры, Buzz тут же позволяет работать с выводами компонентов.

Окно просмотра Buzz показывает текущий логический уровень на любом выбранном выводе микросхемы с поддержкой периферийного сканирования.

Buzz также дает очень удобную возможность проверки наличия контакта между двумя пинами, если они соединены цепью на проверяемой плате. При этом программа издает всем знакомый звук, имитирующий сигнал обычного мультиметра. В окне измерений вы можете выбрать вывод ИМС, где установите нужный логический уровень, и считать уровень на любом другом выводе этого же или другого кристалла.

Попробуйте проверить наличие резистора подтяжки путем установки драйвера соответствующего вывода в третье состояние (High-Z). Buzz позволяет также снять показания на группе цепей, если они соединены между собой, что выходит за рамки возможностей обычного мультиметра. Установите какое-нибудь значение на выбранной ножке микросхемы и проверьте этот сигнал на всех остальных входах устройств на плате.

Если вы хотите продвинуться далее простой «прозвонки» и зондирования отдельных цепей, вы можете рассмотреть использование программ создания тестов JTAG Live Clip and Script. C их помощью можно сохранять тестовые программы для их использования в производстве. Clip - это дополнение, позволяющее вручную создавать необходимые векторные тесты для определенных цепей. Script хорошо сочетает периферийное сканирование и функциональный тест при помощи использования встроенного языка программирования PythonTM. Однако заметим , что Live Clip и Script платнае программы.

Аппаратная поддержка интерфейса - JT 3705/USB.

Контроллер JT 3705 / USB Explorer обеспечивает два канала периферийного сканирования (2 TAP) с программируемыми уровнями напряжения и максимальной частотой тактирования 6 МГц. Интерфейс с ПК производится с помощью USB. Порты могут работать синхронно и обеспечивают выполнение всех тестов, использующих IEEE 1149.1, 1149.4 и 1149.6, так же, как и программирование небольших флэш и ПЛИС.

Рис. 13.3. Внешний вид контроллера JT 3705 / USB Explorer.

Тест внешних соединений (Chip external connection test) с использованием JTAG

• Предположим, что в схеме две ошибки:

• замыкание между линиями 2 и 3, а также

• разрыв линии 4;

• Предположим, что замыкание проявляется как wired-AND и разрыв как

постоянное наличие логической 1.

 Для выявления и изоляции обоих дефектов тестирующий сдвигает битовую маску приведенную на рис. 13.4 в U1 регистре boundary-scan и подает эту маску на входы U2. Входные значения U2 boundary-scan регистра сдвигаются на выход и сравниваются с ожидаемыми результатами. В этом случае результаты (помеченные красным) на линиях 2,3 и 4 будут отличатся от ожидаемых. Таким образом тестирующий определит наличие ошибок в линиях 2, 3, и 4.

Рис.13.4. Тестирование соединений.

Обзор оpensource JTAG инструментов.

Open Collector http://opencollector.org/ база данных содержащая информацию о большом колличестве JTAG инструментов:

· JTAG-O-MAT (http://jtagomat.sourceforge.net) простой и гибко конфигурируемый инструмент коммадной строки для Win32 и Linux, в основном используется для первоначальной загрузки программного обеспечения на неинициализированные платы через JTAG интерфейс. В отличии от аналогичных проектов, сконцентрирован на автоматическмо выполнении JTAG последовательностей. Код специально упрощен для обеспечения переносимости и модифицируемости.

· jtag-util 0.02 (http://recycle.lbl.gov/~ldoolitt/jtag.html) первая попытка разработки программного слоя для доступа с хоста (for host-side access) к JTAG Test Access Ports. Большинство разработчиков разрабатывают свои дублирующие друг друга решения, особеннос когда пытаются добиться переносимости между JTAG адаптерами, реализуют отладчики, или реализуют автодетект устройств в JTAG цепочке. Попытка комьюнити разработать унифицированный компонет для выполнения этих задач на основе общего API для mid-level доступа к JTAG устройствам. Это позволи разработчикам высокоуровневых приложений не изобретать колесо работая с низкоуровневыми деталямт такими как JTAG pins, etc.

· JTAG Tools (http://openwince.sourceforge.net/jtag/) программный пакет который позволяет работать с JTAG-совместимыми (IEEE 1149.1) аппаратными устройствами через JTAG адаптер. Пакет имеет отрытую модульную архитектуру и позволяет разрабатывать дополнительные модули расширения(как board testers, flash memory programmers, и т.д.).

· EBS 0.1 (http://ebsp.sourceforge.net/) Назначение Experimental Boundary Scan project (EBSp) предоставить полностью открытый и гибкое программное решение для поддержки коммерчески доступных JTAG/IEEE 1149-1 boundary scan master (BSM) контроллеров. BSM контроллеры используются для обеспечения JTAG test bus control возможности на различных аппаратных платформах. EBSp предназначен для обеспечения адекватной программной поддержки, которая облегчит использования этих устройств под Linux на x86 архитектуре. В настоящее время, EBSp обеспечивает Linux драйвер устройства для Texas Instruments SN74ACT8990 BSM. Кроме того доступны высокоуровневые программные средства такие как аппаратно независимый парсер для Serial Vector Format (SVF) с plug-in модулей и графическим интерфейсом пользователя.

· ianjtag 1.2 (http://www.inaccessnetworks.com/projects/ianjtag/) набор инструментов и примеры кода для использования JTAG интерфесаinterface для выполнения аппаратных тестов и программирования Flash Memory Devices подключенных к процессорной шине. Наиболее применим во встраиваемых системах для выполнения первоначального тестирования и инициализации загрузчиков прототипов систем. ianjtag tools выполняются на host системе system (e.g., PC c Linux) и взаимодействует с целевой системой (e.g., the embedded system's CPU board) через простой 5-line аппаратный интерфейс. В текущей реализации используется параллельный порт целевой системы в качестве аппаратного интерфейса, кроме того возможны другие аппаратные реализации.

· MITOUJTAG 0.0.2 (http://www.tokudenkairo.co.jp/jtag/) предназначена для полной программной поддержки JTAG для Linux. Позволяет выполнять boundary scan любой IC имеющей BSDL файл и package shape description файл. (Для некоторых стандартных решений таких как DIP , PLCC , QFP and BGA, есть стандартные package files) Даже если у Вас нет дорогого осциллографа и логического анализатора вы можете увидеть любые состояния интегральной схемы. Может быть подключена через TCP/IP.