Комбинационные схемы средней степени интеграции. Дешифраторы.

Цель работы

1. Ознакомление с принципом работы дешифраторов.

2. Исследование влияния управляющих сигналов на работу дешифраторов.

3. Реализация и исследование функциональных модулей на основе дешифраторов.

Краткие сведения из теории

Комбинационные схемы.

Дешифраторы.

Рис. 2.1

В этой работе для удобства вместо схемы дешифратора используется схема демультиплексора, это возможно благодаря сходству алгоритмов работы.

Дешифратор - логическая комбинационная схема, которая имеет n информационных входов и 2n выходов. Каждой комбинации логических уровней на входах будет соответст­вовать активный уровень на одном из 2n выходов. Обычно n равно 2,3 или 4. Нa puc. 2.1 изображен дешифратор1 с n = 3, активным уровнем является уровень логического нуля. На входы С, В, А можно подать следующие комбинации логических уровней: 000, 001, 010...111, всего 8 комбинаций. Схема имеет 8 выходов, на одном из которых формируется низкий потенциал, на остальных - высокий. Номер этого единственного выхода, на котором формируется активный (нулевой) уровень, соответствует числу N, определяемому состоянием входов С, В, А следующим образом: N = С·22 + В·21 + А·20. Например, если на входы подана комбинация логических уровней 011, то из восьми выходов микросхемы (Y0, Y1...Y7) на выходе с номером N=3 установится нулевой уровень сигнала (Y3=0), a все остальные выходы будут иметь уровень логической единицы. Этот принцип формирования выходного сигнала можно описать следующим образом:

Видно, что уровень сигнала на выходе Y3 описывается выражением:

В таком же виде можно записать выражения для каждого выхода дешифратора:

Помимо информационных входов А,В,С дешифраторы обычно имеют дополнительные входы управления G. Сигналы на этих входах, например, разрешают функционирование дешифратора или переводят его в пассивное состояние, при котором, независимо от сигналов на информационных входах, на всех выходах установится уровень логической единицы. Можно сказать, что существует некоторая функция разрешения, значение которой определяется состояниями управляющих входов.

Разрешающий вход дешифратора может быть прямым или инверсным. У дешифраторов с прямым разрешающим входом активным уровнем является уровень логической единицы, у дешифраторов с инверсным входом - уровень логического нуля. На рис. 2.1 представлен дешифратор с одним инверсным входом управления. Принцип формирования выходного сигнала в этом дешифраторе с учетом сигнала управления описывается следующим образом:

У дешифратора с несколькими входами управления функция разрешения, как прави­ло, представляет собой логическое произведение всех разрешающих сигналов управления. Например, для дешифратора 74138 с одним прямым входом управления G1 и двумя инверсными G2A и G2B (рис. 2.2) функции выхода Yi и разрешения G имеют вид:

Рис. 2.2

Обычно входы управления используются для каскадирования (увеличения разрядности) дешифраторов или при параллельной работе нескольких схем на общие выходные линии.