ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ КОМБИНАЦИОННОГО ТИПА

ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ

МИКРОСХЕМЫ СЕРИИ К155

ОБЩИЕ СВЕДЕНИЯ

У нас в стране обширна номенклатура выпускаемых интегральных микросхем. Для построения устройств автоматики и вычислительной техники широкое применение находят цифровые микросхемы серии К 155, которые изготавливают по стандартной технологии биполярных микросхем транзисторно-транзисторной логики (ТТЛ). Имеется свыше 100 наименований микросхем серии К 155. При всех своих преимуществах - высоком быстродействии, обширной номенклатуре, хорошей помехоустойчивости - эти микросхемы обладают большой потребляемой мощностью. Поэтому им на смену выпускают микросхемы серии К555, принципиальное отличие которых - использование транзисторов с коллекторными переходами, зашунтированными диодами Шоттки. В результате транзисторы микросхем серии К555 не входят в насыщение, что существенно уменьшает задержку выключения транзисторов. К тому же они значительно меньших размеров, что уменьшает емкости их р-nпереходов. В результате при сохранении быстродействия микросхем серии К555 на уровне серии К155 удалось уменьшить ее потребляемую мощность примерно в 4...5 раз.

Дальнейшее развитие микросхем серий ТТЛ - разработка микросхем серии КР1533. Основное эксплуатационное отличие их от схем серии К555 - в 1.5...2 раза меньше потребляемая мощность при сохранении и повышении быстродействия.

Все ИС серии КД55 имеют напряжение питания 5 В±5%. Интегральные микросхемы выпускаются в пластмассовых корпусах трех типов, отличающихся количеством выводов (14, 16, 24) и размерами, и имеют диапазон рабочих температур от — 10 до +70° С. Часть микросхем выпускается также в керами­ческих корпусах и имеет обозначение К.М155. Температурный диапазон микро­схем в керамических корпусах — от — 45 до +85° С.

Интегральные микросхемы серии К155 имеют выходной уровень логиче­ского 0 не более 0,4 В (типовое значение 0,1 — 0,2 В), выходной.уровень логи­ческой 1 не менее 2,4 В (типовое значение 3,2 — 3,5 В), типовую нагрузочную способность — 10.

В табл. 1 приведены значения потребляемой мощности, предельной часто­ты тактовых импульсов, а также число выводов корпуса и разводка выводов питания рассматриваемых ниже микросхем.

При проектировании цифровых приборов следует иметь в виду, что факти­ческое быстродействие триггеров и счетчиков превышает указанное в табл. 1 в 1,5 — 2 раза, а потребляемая мощность в среднем в 1,5 — 2 раза меньше пре­дельной, указанной в таблице.

При разработке принципиальных схем различных устройств всегда возни­кает вопрос: что делать с неиспользуемыми входами интегральных микросхем. Для ИС ТТЛ, к которым относятся ИС серии К155, возможно несколько вари­антов. Во-первых, неиспользуемые входы микросхем можно никуда не подклю­чать [Для ИС некоторых серий (К533, К555, К530, К531 и др.) оставлять вхо­ды неподключенными не допускается.], т. е. подпаивать к контактной площадке минимальных размеров, к кото­рой (это важно) не подключены проводники. При таком варианте несколько уменьшается быстродействие микросхем. Во-вторых, возможно подключение не­используемых входов к используемым входам того же элемента, но это не­сколько увеличивает нагрузку (в основном емкостную) на микросхему — ис­точник сигнала, что также снижает быстродействие. Неиспользуемые входы J триггеров можно подключать к инверсным выходам тех же триггеров, а К— к прямым. Это очень удобно, так как указанные выводы триггеров обычно расположены рядом. Можно подключать неиспользуемые 1входы к выходу не­используемого элемента И — НЕ, входы которого при этом надо соединить с общим проводом. Наконец, можно объединять неиспользуемые входы ИС и подключать их к источнику питания +5 В через резистор 1 кОм (до 20 вхо­дов к одному резистору). Последние два способа не снижают быстродейст­вия ИС.

Таблица 1

Недопустимо подключать ко входу ИС проводник, который во время ра­боты может оказаться неподключенным к выходу источника сигнала, напри­мер, при управлении от кнопки или переключателя. Такие проводники обяза­тельно следует подключать к источнику +6 В через резистор 1 — .1(0 кОм.

На печатных платах с использованием ИС серии К155 необходима уста­новка блокировочных конденсаторов между цепью +5 В и общим проводом. Их количество определяется одним-двумя конденсаторами емкостью 0,033 — 0,047 мкФ на каждые десять микросхем. Конденсаторы следует располагать на плате по возможности равномерно. Их следует также установить рядом со все­ми ИС с мощным выходом (например, К155ЛА6) или с потребляемой мощно­стью более 0,5 Вт.

Цифровые ИС по своим функциям делятся на два широких класса — ком­бинационные и последовательностные. К первому классу относятся ИС, не име­ющие внутренней памяти, состояние выходов этих ИС однозначно определяет­ся уровнями входных сигналов в данный момент времени.

Ко второму классу относятся ИС, состояние выходов которых определяет­ся не только уровнями входных сигналов в данный момент времени, но и со­стоянием ИС в предыдущий момент из-за наличия внутренней памяти.

К комбинационным ИС серии К155 относятся простые логические элементы И — НЕ, И — ИЛИ — НЕ, НЕ, ИЛИ — НЕ, И, ИЛИ, имеющие в своем обозначе­нии буквы ЛА (К155ЛАЗ), ЛР (К155ЛР1), ЛН (К155ЛН1), ЛЕ (К155ЛЕ1), ЛИ (К155ЛИ1), ЛЛ (К155ЛЛ1), более сложные элементы — дешифраторы (К155ИД1, К155ИДЗ, КИ55ИД4), мультиплексеры (К155КП1, К155КП2, К155КП5, К.155КП7), сумматоры по модулю 2 (К155ЛП5, К155ИП2), полные сумматоры (КЛ55ИМ1, К155ИМ2, К155ИМЗ), а также некоторые другие.

К последовательностным ИС относятся триггеры (К155ТВ1, К155ТМ2, К155ТМ5, К155ТМ7), счетчики (К155ИЕ1 — К155ИЕ8), сдвигающие регистры (К155ИР1) и др.

Работа логических элементов достаточно проста — для элементов И вы­ходной уровень логической 1 формируется при подаче на все входы элемента уровней логической 1, для элемента ИЛИ для формирования уров­ня логической 1 на выходе достаточно подачи хотя бы на один вход уровня логической 1. Элементы И — НЕ (основной элемент серии К155) и ИЛИ — НЕ дополнительно инвертируют выходной сигнал, элемент И — ИЛИ — НЕ состоит из нескольких элементов И, выходы которых подключены ко вхо­дам элемента ИЛИ — НЕ.

Изучение работы более сложных ИС серии К155 удобно начать с микро­схем последовательностного типа.

ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ

ПОСЛЕДОВАТЕЛЬНОСТНОГО ТИПА

Основу последовательностных цифровых структур составляют тригге­ры различных типов, которые могут использоваться самостоятельно или в со­ставе счетчиков, регистров и т. д.

Триггеры ИС серии К155 различаются по своим возможностям. Так назы­ваемыеJK-триггер К155ТВ1 и D-тригтер К155ТМ2 могут работать в счетном режиме, т. е. менять свое состояние на противоположное на каждый импульс, приходящий на счетный вход триггера. Триггеры микросхемы К155ТМ5 и К155ТМ7 могут работать только в режиме хранения информации, записывае­мой в них в момент подачи тактовых импульсов.

Рассмотрим более подробно работу триггеров. Триггер К155ТВ1 (рис. 1,а) имеет девять входов: вход Rустановки в 0, вход S установки в 1, входС— тактовых импульсов, входы J я К — управляющие входы (по три входа, объ­единенных по схеме И), а также прямой и инверсный (обозначен кружком) выходы.

При подаче логического 0 на вход R триггер устанавливается в нулевое состояние, при котором на прямом выходе уровень логического 0, на инверс­ном — логической 1. При подаче логического 0 на вход S триггер устанавли­вается в единичное состояние.

Более сложно происходит работа триггера при подаче сигналов на входыС, Jи К. Наиболее простой режим осуществляется при уровне логической 1 на входах J и K, в этом случае JK-тригтер работает как обычный триггер со счетным входом: по спаду каждого положительного импульса на тактовом

входеСсостояние триггера меняется на противоположное. Если хотя бы на одном входе J и на одном входеКодновременно уровень логического 0, со­стояние триггера при подаче импульсов по тактовому входу С не меняется.

Если на всех входах J уровень логической .1, хотя бы на одном входеК— логический 0, по спаду положительного импульса на входе С триггер устанав­ливается в единичное состояние независимо от своего предыдущего. Если хотя бы на одном входе J логический 0, на всех входахК — 1, по спаду импульса на входе С триггер устанавливается в нулевое состояние.

Рис. 1. Цоколевка И С K1S5TB1 (а) и К155ТМ2 (б)

Рис. 2. Цоколевка ИС К155ТМ5 (а) и К155ТМ7 (б)

Изменение сигналов на J- и K-входах при уровне логического 0 на входе С не влияет на состояние JK-триггера. Если же на входеСуровень логичес­кой 1, спад импульса на одном или нескольких входах J при логической 1 на других входах J приводит к установке триггера в единичное состояние, спад на входе (входах) К — в нулевое.

Следует иметь в виду, что не все JK-триггеры ИС ТТЛ работают при уровне логической 1 на входе С так, как описано выше. Некоторые триггеры (К158ТВ1, К134ТВ1, К134ТВ14) не срабатывают непосредственно по спадам импульсов на входах J иК, но могут запоминать изменение информации на этих входах, имевшее место при уровне логической 1 на входе С. Кроме того, технические условия на большинство JK-триггеров не определяют их принци­пиальных схем и характера переключения при логической 1 на входе С. По­этому не рекомендуется использовать JK-триггеры в режиме, когда сигналы на входах J и Кменяются при логической 1 на входе С при отсутствии уве­ренности в поведении триггеров в этом режиме.

Интегральная микросхема типа К155ТМ2 (рис. 1,6) содержит два D-трнг-гера. Триггер D-типа имеет вместо входов J иКодин вход D. По входам Rи SD-триггер работает так же, как и JK-триггер. Если на входе Dуровень ло­гического 0, по фронту положительного импульса на входеСтриггер устанав­ливается в нулевое состояние, при логической 1 на входе Dпо фронту на входе С триггер устанавливается в состояние 1.

Для получения режима счетного триггера вход Dсоединяют с инверсным выходом триггера, в этом случае триггер меняет свое состояние на противопо­ложное по фронтам входных импульсов.

Интегральные микросхемы К155ТМ5 и К155ТМ7 (рис. 2) содержат по четыре статических триггера, каждый из которых имеет информационный вход

D, тактовый С и прямой выход (а в ИС К.Ш5ТМ7 еще и инверсный выход). Триггер работает следующим образом. При уровне логического 0 на входе С изменение сигнала на входе Dне влияет на состояние триггера, и он хранит записанную в нем ранее информацию. При подаче на вход С логической 1 триггер превращается в повторитель — сигнал на выходе соответствует сигна­лу на входе (а на инверсном выходе ИС КД55ТМ7 — инверсии сигнала на вхо­де D). При подаче на вход С логического 0 триггер переходит вновь в режим хранения, а его состояние определяется сигналом на входе Dперед спадом импульса на входе С. Таким образом, основные свойства триггеров ИС К155ТМ5 и К155ТМ7 следующие:

1) при подаче на вход С логического 0 — хранение информации;

2) при подаче на вход С логической 1 — повторение входного сигнала;

3) запоминается информация, имеющаяся на входе Dперед спадом на входе С;

4) изменение информации на выходе может происходить в течение всего положительного импульса на входе С, если при этом меняется информация на входе D.

Эту разновидность D-триггера лучше называть «D-триггером, тактируемым импульсом», «триггером-защелкой», чтобы отличать ее от описанных выше D-триггеров К165ТМ2, которые можно назвать «D-триггерами, тактируемыми фронтом» или «счетными D-триггерами».

Для того чтобы подчеркнуть различие между ними, приведем логику ра­боты «счетного D-триггера»:

1) хранение информации осуществляется при подаче на входСкак логи­ческого 0, так и логической 1;

2) прямого прохождения сигнала на выход со входа Dнет;

3) запоминается информация, имеющаяся на входе Dперед фронтом им­пульса на входе С;

4) изменение информации на выходе может происходить только во время фронта на входе С.

На основе JK-триггеров и счетныхD-триггеров строятся счетчики и дели­тели частоты. D-триггеры, тактируемые импульсом, удобны для построения ре­гистров памяти.

Для построения двоичных счетчиков счетные входы JK-триггеров соединя­ют с прямыми выходами предыдущих триггеров, а D-триггеров — с инверсными (рис. 3). Отличие в подключении входов связано с тем, что D-триггер срабаты­вает по фронту, а JK-триггер — по спаду входных импульсов.

Рис. 3. Двоичные счетчики на JK-триггерах (а) и D-триггерах (б)

Рис. 6. Цоколевка ИС К155ИЕ1

Рис. 7. Цоколевка ИС К155ИЕ2 (а), К155ИЕ4 (б), К155ИЕ5 (в)

Одновременно с каждым десятым входным импульсом на выходе форми­руется равный ему по длительности выходной импульс отрицательной поляр­ности. Многокаскадные делители частоты можно строить, соединяя входыСпоследующих каскадов с выходами предыдущих.

Интегральные микросхемы К.155ИЕ2, К155ИЕ4 и К.155ИЕ5 (рис. 7) содержат по четыре счетных триггера. В каждой ИС один из триггеров имеет отдельный вход С1 и прямой выход, три оставшиеся триггера соединены между собой так, что образуют делитель на 8 в ИС К155ИЕ5, на 6 в К155ИЕ4 и на 5 в К155ИЕ2. При соединении выхода первого триггера со входом С2 цепочки из трех триггеров образуются соответственно делители на 16, 12 и 10. Делители на 10 и 16 работают в коде 1 — 2 — 4 — 8, делитель на 12 — в коде 1 — 2 — 4 — 6.

Интегральные микросхемы имеют по два входа Rустановки в 0, объеди­ненные по схеме И. Сброс (установка 0) триггеров производится при подаче уровней логической 1 на оба входа R. Микросхема К155ИЕ2 имеет, кроме того, входы установки в состояние 9, при котором первый и последний триггеры де-.. кады находятся в единичном состоянии, остальные — в нулевом.

Наличие входов установки, объединенных по схеме И, позволяет строить . делители частоты с различными коэффициентами деления в пределах 2 — 16 беэ_; использования дополнительных логических элементов. На рис. 8 приведены -: схема декады на ИС К155ИЕ4 и ее временная диаграмма. До прихода десято­го импульса декада работает как делитель частоты на 12. Десятый импульс j переводит триггеры микросхемы в состояние 10, при котором на выходах 4 и 6 (выводы 9 и 8) ИС формируются уровни логической 1. Эти уровни, поступая на входы Rмикросхемы, переводят ее в 0, в результате чего коэффициент пе­ресчета микросхемы становится равным [10.

Рис. 8. Декада на ИС К155ИЕ4 (а) и диаграмма ее работы (б)

Для установки рассмотренной декады в 0 внешним сигналом необходимо введение в нее логических элементов И — НЕ (рис. 9).

Рис. 9. Декада на ИС К155ИЕ4 с возмож­ностью установки в 0

Рис. 10. Выводы ИС К155ИЕ6 (а) и К155ИЕ7 (о)

В табл. 2 приведены номера выводов ИС, которые нужно соединить между собой для получения различных коэффициентов пересчетаК-

Все делители, полученные соединением выводов ИС по табл. 2, работают по одному принципу — при достижении состояния, соответствующего необходимо­му коэффициенту пересчета, происходит установка счетчика в 0. Исключение составляет делитель на 7 на микросхеме К156ИЕ2. В этом делителе после подсчета шести импульсов на входах R9 формируются уровни логической 1, поэтому из состояния 5 делитель сразу переходит в состояние 9, минуя 6, 7 и 8. Код работы этого делителя — невесовой.

Делители на ИС К155ИЕ5 и К156ИЕ2 работают в весовом коде 1 — 2 — 4 — 8, код делителей на ИС К155ИЕ4 — 1 — 2 — 4 — 6 при использовании входа 14 и 1 — 2 — 3 при подаче входного сигнала на вход 1.

Интегральные микросхемы К155ИЕ6 и К155ИЕ7 — реверсивные счетчики. Первый из них — двоично-десятичный, второй — двоичный, оба работают в коде 1 — 2 — 4 — 8. Цоколевка обеих микросхем одинакова (рис. 10), отличаются они тем, что первый считает до 10, второй — до 16.

Таблица 2

Рассмотрим для примера работу ИС К155ИЕ6. В отличие от рассмотрен­ных ранее счетчиков, эта ИС имеет большее число выходов и входов. Входы + 1 _и — ii служат для подачи тактовых импульсов, +1 — при прямом счете, — 1 — при обратном. Вход Rслужит для установки счетчика в 0, вход С — для предварительной записи в счетчик информации, поступающей по входам D1 — D8.

Установка принтеров счетчика в 0 происходит при подаче уровня логичес­кой 1 на вход R, при этом на входе С должен быть уровень логической I. Для предварительной записи в счетчик любого числа от 0 до 9 его следует подать на входы D1 — D8 (D1 — младший разряд, D8 — старший), при этом на входах Rи С должен быть логический 0.

Режим предварительной записи может использоваться для построения де­лителей частоты с перестраиваемым коэффициентом деления для учета фик­сированной частоты (например, 465 кГц) в цифровой шкале радиоприемника. Если этот режим не используется, на входеСдолжен постоянно поддержи­ваться уровень логической 1.

Прямой счет осуществляется при подаче отрицательных импульсов на вход + 1, при этом на входах — 1 и С должна быть логическая 1, на входе R— ло­гический 0. Переключение триггеров счетчика происходит по спадам входных импульсов, одновременно с каждым десятым входным импульсом на выходе >9 формируется отрицательный выходной импульс переполнения, который мо­жет подаваться на вход + 1 следующей ИС многоразрядного счетчика. Уров­ни на выходах 1 — 2 — 4 — 8 счетчика соответствуют состоянию счетчика в дан­ный момент (в двоичном коде). При обратном счете входные импульсы пода­ются на вход — 1, выходные импульсы снимаются с выхода <0. Пример вре­менной диаграммы работы счетчика приведен на рис. 11.

Первый импульс установки в 0 устанавливает все триггеры счетчика в 0. Три следующих импульса, поступающих на вход +1, переводят счетчик в со­стояние 3, которому соответствуют логические 1 на выходах 1 и 2 и 0 — на на4 и 8Если на входах Dl — D4 логический 0, на входе D8, логиче­ская 1, импульс на входе С устанавливает счетчик в состояние 8. Сле-

дующие шесть импульсов, поступающие на вход +1, переводят счетчик после­довательно в состояния 9, 0, 1, 2, 3, 4. Одновременно с импульсом, переводя­щим счетчик в 0, на выходе >9 появляется выходной импульс прямого счета. Следующие импульсы, поступающие на вход — 1, изменяют состояние счетчика в обратном порядке: 3, 2, 1, 0, 9, 8 и т. д. Одновременно с импульсом обратного счета, переводящим счетчик в состояние 9, на выходе <0 появляется выходной импульс.

Рис. 11. Временная диаграмма работы ИС К155ИЕ6

В ИС К155ИЕ7 импульс на выходе >15 появляется одновременно с им-нульсом на входе +1 при переходе счетчика из состояния 15 в состояние 0, а на выходе <0 — при переходе счетчика из 0 в 15 одновременно с импульсом на входе — 1,

Интегральную микросхему КЛ55ИЕ8 обычно называют делителем частоты с переменным коэффициентом деления, однако это не совсем точно. Эта ИС содержит 6-разрядный двоичный счетчик, элементы совпадения, позволяющие выделять несовпадающие между собой импульсы — каждый второй, каждый четвертый, каждый восьмой и т. д., и элемент собирания, который позволяет подавать на выход часть или все выделенные импульсы, в результате чего средняя частота выходных импульсов может изменяться от от 1/64 до 63/64 частоты входных импульсов.

Цоколевка ИС приведена на рис. 12, пример временной диаграммы рабо­ты — на рис. 13. Для наглядности на рис. 12 вынесен логический элемент И — НЕ, входящий в ИС. Интегральная микросхема имеет следующие входы: вход V — запрет счета, при подаче на который логической 1 счетчик не считает, вход Я — установки 0, установка триггеров счетчика в 0 происходит при по­даче на него уровня логической 1. ВходС — вход тактовых импульсов отрица­тельной полярности, переключение триггеров счетчика происходит по спадам входных импульсов. Входы XI — Х32 позволяют управлять выдачей отрицатель­ных выходных импульсов, совпадающих по времени со входными, на выход Z. На рис. 13 в качестве примера показано, какие импульсы выделяются на вы­ходе 1 при подаче логической 1 на вход Х32 (диаграмма Х32), при подаче 1 вход Х16 (диаграмма Х16) и на вход Х8 (диаграмма Х8). В этих случаях на выходе Z выделяется соответственно 32, 16 или 8 равномерно расположенных импульсов. Если же одновременно подать логическую 1 на несколько входов, например на Х32 и Х8, то, как показано на диаграмме Z, на выходе Z выде­лится 40 импульсов, но расположенных неравномерно. В общем случае количе­ство импульсов N на выходе 2 за период счета составит

N=32-X32 + 16-Х16+8-Х8 + 4-Х4 + 2.Х2+Х1,

где XI — Х32 принимают значения соответственно 1 или 0 в зависимости от того, подан или нет уровень логической 1 на соответствующий вход.

Рис. 12. Выводы ИС К155ИЕ8

Рис. 13. Временная диаграмма работы ИС К155ИЕ8

На выходе Рвыделяется отрицательный импульс, фронт которого совпада­ет со спадом 63-го тактового импульса, спад — со спадом 64-го. Этот импульс может использоваться при каскадном соединении интегральных микросхем К155ИЕ8. ВходТ— вход опробирования, при подаче на него уровня логичес­кой 1 выдача импульсов по выходу Zпрекращается.

Рис. 14. Схема соединения двух ИС К155ИЕ8   Рис. 15. Выводы ИС К155ИР1

На рис. 14 приведена схема соединения двух делителей К155ИЕ8, позволя­ющая получить на выходе от 1 до 4095 импульсов при подаче на вход 4096= = 64² импульсов. Число импульсов на выходе подсчитывается по формуле, ана­логичной приведенной выше, в которой коэффициенты имеют значения от 2048 до 1. Если требуется соединить большее число делителей, их соединение производится аналогично рис. 14, однако выходной элемент И — НЕ, выполняющий функцию ИЛИ — НЕ для отрицательных импульсов, поступающих с выходов Zделителей, необходимо использовать из отдельной логической микросхемы се­рии К155.

Интегральная микросхема К155ИР1 (рис. 15) — четырехразрядный сдвига­ющий регистр. Интегральная микросхема позволяет производить последователь­ную и параллельную запись информации в триггеры регистра, последовательное и параллельное считывание информации, сдвиг информации.

Вход С1ИС служит для подачи положительных тактовых импульсов, сдвигающих информацию, сдвиг происходит по спадам импульсов. При подаче положительного импульса на вход С2по его спаду происходит запись в триггеры регистра информации, присутствующей на входах Dl — D4. Запись со-входов D1 — D4 может происходить лишь мри наличии логической 1 на управ­ляющем входе S, сдвиг — при наличии логического 0. Для последовательной записи информации используется вход DO, запись происходит в режиме сдвига.

Наличие управляющего входа Sрасширяет возможности использована» ИС. Если соединить собой входы С1и С2, можно управлять сдвигом и за­писью, лишь изменяя логический уровень на входе S. Можно соединить меж­ду собой входы С2и D, специального управляющего сигнала в этом случае не потребуется — сдвиг будет происходить при подаче импульсов на вход С1, за­пись — при подаче на С2.

Если вход D1 подключить к выходу 2, D2 — к выходу 3, D3 — к выходу 4, D4 использовать в качестве входа последовательной записи, получится ревер­сивный сдвигающий регистр. При подаче импульсов на вход С1 будут про­исходить последовательная запись информации со входа DOи сдвиг в сторону возрастания номеров выходов (сдвиг вправо). При подаче импульсов на вход С2 запись будет происходить со входа D4, сдвиг — в сторону уменьшения но­меров выходов (сдвиг влево). В полученный таким образом реверсивный сдви­гающий регистр параллельная запись информации невозможна.

ИНТЕГРАЛЬНЫЕ МИКРОСХЕМЫ КОМБИНАЦИОННОГО ТИПА

Среди ИС комбинационного типа наиболее широко используются де­шифраторы, представленные в рассматриваемой серии микросхемами К165ИД1, К155ИДЗ и КЛ55ИД4.

Дешифратор К155ИДЗ (рис. 16) имеет четыре адресных входа 1, 2, 4, 8, два входа стробирования А1и А2 и шестнадцать выходов 0 — 15. Если на обо­их входах стробирования уровни логического 0, на том из выходов, номер ко­торого соответствует двоичному эквиваленту входного кода (вход 1 — младший разряд, вход 8 — старший), будет уровень логического 0, на остальных выхо­дах — логической 1. Если хотя бы на одном из входов стробирования Alи А2уровень логической 1, то независимо от состояний входов на всех выходах ИС формируется логическая ,1,.

Наличие двух входов стробирования существенно расширяет возможности использования ИС. Из двух микросхем К155ИДЗ, дополненных одним ТТЛ-ин­вертором, можно собрать дешифратор на 32 выхода (рис. 17), дешифратор на 64 выхода собирается из четырех ИС К155ИДЗ и двух инверторов (рис. 18), а на 256 выходов — из 17 ИС К165ИДЗ (рис. 19).

Рис. 16. Выводы ИС К155ИДЗ                  Рис. 17. Дешифратор на 32 выхода

Интегральная микросхема К155ИД4 (рис. 20) содержит два дешифратора на четыре выхода каждый с объединенными адресными входами и раздель­ными входами стробирования. Уровень логического 0 на выходах первого (верх­него по схеме) дешифратора формируется (аналогично К155ИДЗ) лишь при наличии на обоих стробирующих входах уровня логического 0. Соответствующим условием для второго дешифратора является наличие на одном из его входов стробирования уровня логической 1 (вывод 1), а на другом — логиче­ского 0 (вывод 2). Такая структура ИС позволяет использовать ее в различных вариантах включения. На основе ИС К155ИД4 могут быть построены, в част­ности, дешифраторы на восемь выходов со входом стробирования (рис. 21) и на 16 выходов (рис. 22). На девяти ИС К155ИД4 можно собрать дешифратор на 64 выхода по схеме, подобный рис. 19. Если дополнить микросхему К155ИД4 тремя элементами 2И — НЕ, можно получить дешифратор на 10 выходов (рис. 23).

Рис. 18. Дешифратор на 64 выхода

Описанные двоичные дешифраторы являются полными: любому состоянию j адресных входов соответствует нулевое состояние некоторого единственного вы- j хода. В ряде случаев, например при двоично-десятичном представлении чисел, удобно использовать неполные дешифраторы, в которых количество выходов меньше количества возможных состояний адресных входов. В частности, двоич- но-десятичный дешифратор содержит десять выходов и не меньше четырех входов. На основе полного дешифратора всегда можно построить неполный на меньшее число входов.

Однако ввиду широкого использования в устройствах индикации двоично-десятичных дешифраторов в состав серии К.155 специально включен двоично-десятичный дешифратор К155ИД1 с высоковольтным выходом (рис. 24). Де­шифратор имеет четыре входа, которые могут подключаться к выходам любого источника кода 1 — 2 — 4 — 8, и десять выходов, которые могут подключаться к катодам газоразрядного цифрового или знакового индикатора, анод которого через резистор сопротивлением 22 — 91 кОм подключен к плюсу источника пос­тоянного или пульсирующего напряжения 200 — 300 В.

Рис. 19. Дешифратор на 256 выходов

Рис. 20. Схема ИС К155ИД4

Рис. 21. Дешифратор на 8 выходов со стробированием

Рис. 22. Дешифратор на 16 выходов

Рис. 23. Дешифратор на 10 выходов

Рис. 24. Выводы ИС К155ИД1

Рис. 25. Подключение ИС К155ИД1 к декаде на ИС К155ИЕ4

Для подключения к ИС К155ИЕ4, включенной в режим деления на 10 с кодом 1 — 1 — 4 — 6 схема приведена на рис. 25.

Для подключения ИС К155ИД1 к выходам декады на ИС К155ТМ2 (см. рис. 5) необходим дополнительный элемент И, в качестве которого могут быть использованы два любых маломощных диода (рис. 26) или 1/4 часть интегральной микросхемы К155ЛИ1.

Рис. 26. Подключение ИС К155ИД1 к декаде на ИС KI55TM2

При подключении ИС К155ИД1 ко входам других ИС ТТЛ серии К155 следует принять дополнительные меры по согласованию уровней, поскольку техническими условиями на ИС К155ИД1 гарантируется выходное напряжение в состоянии логического 0 не более 2,5 В, что превышает порог переключения ИС ТТЛ, составляющий около il,3 В. Практически выходное напряжение ИС К155ИД1 в состоянии 0 может быть несколько выше или ниже порога пе­реключения, поэтому для надежной работы ИС — нагрузки в минусовую цепь питания этой микросхемы следует включить кремниевый диод. Такое включение повысит порог переключения ИС примерно до 2 В, что обеспечит ее согласова­ние с дешифратором К155ИД1. Кроме того, при этом поднимется выходной уровень логического 0 микросхемы примерно до 0,9 В, что вполне достаточно для нормальной работы последующих ИС.

На рис. 27 приведена схема делителя частоты на 10 с переключаемой в пределах 10 — 1,1 скважностью выходных импульсов, иллюстрирующая описан­ные выше правила согласования дешифратора К.155ИД1 с интегральными мик­росхемами ТТЛ.

Для коммутации двоичных сигналов используются так называемые мульти-плексеры, представленные в серии К155 интегральными микросхемами К155КП1, К155КП2, К155КП5 и К155КТГ7.

Мультиплексер К165КП7 имеет восемь информационных входов (DO — D7), три адресных входа (1, 2, 4) и вход стробированияА(рис. 28). У микро­схемы два выхода — прямой и инверсный. Если на входе стробирования логи­ческая 1, на прямом выходе 0 независимо от сигналов на других входах. Если на входе стробирования ИС логический 0, сигнал на прямом выходе повторяет сигнал на том входе, номер которого совпадает с двоичным эквивалентом кода на входах 1, 2, 4 мультиплексера. На инверсном выходе сигнал всегда противо-фазен сигналу на прямом выходе.

Наличие входа стробирования позволяет простыми средствами строить мультвплексеры на большее число входов. На рис. 29 приведена схема мульти­плексера на 16 входов, на рис. 30 — на 64.

Мультиплексер К155КП5 (рис. 31), в отличие от К155КП7, имеет лишь ин­версный выход и не имеет входа стробирования.

Интегральная микросхема К155КП1 (рис. 32) содержит четыре адресных входа 1, 2, 4, S, 16 информационных входов DO — D15 и вход стробирования А. Выход у этой микросхемы только инверсный. Все свойства и способы включе­ния у нее такие же, как и у К156КП2.

Интегральная микросхема К155КП2 (рис. 33) содержит два мультиплексе­ра на четыре информационных входа D0 — D3 с отдельными входами стробиро­вания, объединенными адресными входами и прямыми выходами.

Рис. 27. Делитель частоты на 10 с переключаемой скважностью

Рис. 28. Выводы ИС К155КП7

Рис. 29. Мультиплексер на 16 входов

Рис. 30. Мультиплексер на 64 входа                    Рис. 31. Выводы ИС К155КП5

Рис. 32. Выводы И С К155КП1     Рис. 33. Схема ИС К155КП2   Рис. 34. Выводы ИС К155ЛП5

Как известно, основная операция, производящаяся в цифровых вычисли­тельных машинах, — сложение. Все другие арифметические операции — вычи­тание, умножение, деление — сводятся к сложению. Операция сложения двоич­ных чисел производится с использованием сумматоров и полусумматоров.

В состав серии ИС К155 входят два типа полусумматоров — К155ЛП5 и К155ИП2.

В ИС К155ЛП5 (рис. 34) четыре независимых полусумматора (другие на­звания — сумматор по модулю два, элемент Исключительное ИЛИ). Каждый из этих элементов работает следующим образом. Если на обоих входах эле­мента, например 1 и 2, уровень логического 0 — на выходе 3 логический 0. Ес­ли на одном из входов логический 0, на другом логическая 1, на выходе — 1,. если на обоих входах — 1, на выходе 0.

Рис. 35. Схема ИС К155ИП2

В состав ИС КД55ИП2 (рис. 35) входят восьмивходовый сумматор по мо-Дулю 2, обозначенный SM2, инвертор и два логических элемента И — ИЛИ — НЕ;.

Восьмивходовый сумматор по модулю 2 работает аналогично двухвходовому: если на его входах четное число сигналов с уровнем логической 1, на выходе логический 0, если число единиц на входах нечетное, на выходе 1. Остальные элементы ИС позволяют объединять интегральные микросхемы между собой для увеличения числа входов. При подаче уровня логической 1 на вход 3, ло­гического 0 на вход 4, уровень на выходе 5 будет соответствовать выходному уровню сумматора SM2, на выходе 6 — его инверсии. Бели уровни на (входах 3 и 4 изменить на противоположные, уровни на выходах 5 и 6 также изменя­тся на противоположные.

Напомним основные свойства двоичных сумматоров. Каждый разряд дво­ичного сумматора (его иногда называют полным сумматором) имеет три вхо­да — два входа Л и В для слагаемых, вход сигнала переноса от предыдущего разряда С и два выхода — суммы S и сигнала переноса Рв следующий раз­ряд. Работа сумматора иллюстрируется табл. 3. ВходыА, В, С, вообще гово­ря, равноправны. Сигнал суммы S принимает значение логической ,1 при не­четном числе единиц на входахА, В и С и логического 0 при четном, как и в рассмотренных выше полусумматорах. Сигнал переноса Рравен логической 1 при числе единиц на входах, равном 2 или 3. Интересным свойством табл. 3 является ее симметрия: замена 0 на 1 и наоборот не нарушает ее истинности. Это свойство используется для упрощения схем сумматоров.

Таблица 3

Интегральные микросхемы КД55ИМ1, К155ИМ2 и К155ИМЗ — соответст­венно одноразрядный, двухразрядный и четырехразрядный полные сумматоры. На рис. 36 приведена схема ИС К.155ИМ1. Ее основу составляют два много-входовых элемента И — ИЛИ — НЕ. Сигнал переноса (инверсный) формируется на выходе Р, если хотя бы на двух входах сумматора присутствует уровень логической 1. Если А = В=1, включается нижний элемент И DD6, если А-С — 1, включается средний элемент DDI, при В = С=1 включается верх­ний элемент. Сигнал переноса формируется, конечно и приА = В = С=1. Сигнал суммы формируется в случае, если А=В=С=1 и включается нижний логический элемент H-DD5. Сигнал суммы формируется также и в том случае, когда есть хотя бы одна единица на входах А, В, С и нет сигнала на выходе переноса (P=!l, включается один из трех верхних элементов И DD5). Посколь­ку сигнал переноса формируется в том случае, когда среди входных сигналов число единиц две или три, второй случай формирования сигнала суммы соот­ветствует одной и только одной единице среди входных сигналов. Если на всех входах сигналы отсутствуют (А = В = С = 0), выходные сигналы также отсут­ствуют: S = 0, Р=0 (Р=0).

Входные сигналыА и В могут быть поданы не только в прямом коде (входы 8 и 9 для А, 12 и 13 для В), но и в инверсном (входы 11 для А и 2 для В). При использовании инверсных входных сигналов входы 8, 9, 12 и 13 следует соединить с общим проводом, а при использовании прямых сигналов — попарно соединить выводы 10 и 11, 1 и 2.

Элементы DD1 и DD2 микросхемы имеют открытый коллекторный выход, поэтому выводы 10 и 1 могут использоваться или как выходы элементов DD1 и DD2, или как входы, превращающие элементы DD1 и DD2 типа И — НЕ в элементы И — ИЛИ — НЕ подключением к этим выводам выходов ИС К155ЛА8. В любом случае использования выводов 10 и 1 между ними и плюсом питания необходимо включать резисторы 1 — 2 кОм.

Рис. 36. Схема ИС К155ИМ1

Рис. 37. Схема соединения интегральных микросхем К155ИМ1 в двухразрядный сум­матор

Рис. 38. Выводы ИС К155ИМ2                             Рис. 39. Выводы ИС К155ИМЗ

При соединении ИС К155ИМ1 в многоразрядный сумматор (рис. 37) ис­пользуется описанное выше свойство симметрии полного сумматора относитель­но замены входных и выходных сигналов инверсными. В первом разряде входные сигналы подаются на прямые входы ИС DD1, выходной сигнал суммы снимается с прямого выхода S, сигнал переноса — с единственного (инверсного) выхода Р. На второй разряд сумматора входные сигналы А и В подаются на инверсные входы, на прямой вход С подается инверсный сигнал переноса с первого разряда, выходной прямой сигнал суммы формируется на инверсном выходе 5, выходной прямой сигнал переноса — на инверсном выходе Р. Третий разряд сумматора работает так же, как и первый, четвертый — как второй и т. д.

Такое чередование режима работы одноразрядных сумматоров обеспечива­ет минимальную задержку распространения сигнала в самой длинной цепи — в цепи формирования сигнала переноса.

Интегральная микросхема К155ИМ2 (ряс. 38) представляет собой объеди­нение двух микросхем К155ИМ1, соединенных в соответствии с рис. 37 с исключенными неиспользуемыми инверторами. Интегральная микросхема К155ИМЗ (рис. 39) соответствует двум микросхемам К155ИМ2, в которых вы-:ход переноса первой ИС соединен со входомСвторой.