Коммутаторы с разделяемой памятью

Третья базовая архитектура взаимодействия портов — двухвходовая разделяемая память. Пример такой архитектуры приведен на рис. 4.34. Входные блоки процессоров портов соединяются с переключаемым входом раз­деляемой памяти, а выходные блоки этих же процессоров соединяются с переклюxаемым выходом этой памяти. Переключением входа и выхода разделяемой памяти управляет менеджер очередей выходных портов. В разделяемой памяти менеджер организует несколько очередей данных, по одной для каждого выходного порта. Входные блоки процессоров передают менеджеру портов запросы на запись данных в очередь того порта, который соответствует адресу назначения пакета. Менеджер по очереди подключает вход памяти к одному из входных блоков процессоров и тот переписывает часть данных кадра в очередь определенного выходного порта. По мере заполнения очередей менеджер производит также поочередное подключение выхода разделяемой памяти к выходным блокам процессоров портов, и данные из очереди переписываются в выходной буфер процессора.

Память должна быть достаточно быстродействующей для поддержания скорости переписи данных между N портами коммутатора. Применение общей буферной памяти, гибко распределяемой менеджером между отдельными портами, снижает требования к размеру буферной памяти процессора порта.

Минированные коммутаторы

В каждой из описанных архитектур есть свои преимущества и недостатки, поэтотому часто в сложных коммутаторах эти архитектуры применяются в комбинации руг с другом. Пример такого комбинирования приведен на рис. 4.35. Коммутатор состоит из модулей с фиксированным количеством портов (2-12), полненных на основе специализированной БИС, реализующей архитектуру коммутационной матрицы. Если порты, между которыми нужно передать кадр данных, принадлежат одному модулю, то передача кадра осуществляется процессорами модуля на основе имеющейся в модуле коммутационной матрицы. Если же порты принадлежат разным модулям, то процессоры общаются по общей шине. При такой архитектуре передача кадров внутри модуля будет происходить быстрее, чем при межмодульной передаче, так как коммутационная матрица — наиболее быстро, хотя и наименее масштабируемый способ взаимодействия портов. Скорость внутренней шины коммутаторов может достигать нескольких Гбит/с, а у наиболее мощных моделей — до 20-30 Гбит/с.

Рис. 4.35. Комбинирование архитектур коммутационной матрицы и общей шины можно представить и другие способы комбинирования архитектур, например использование разделяемой памяти для взаимодействия модулей.